发明名称 用于产生输出时钟信号的时钟生成电路及相关方法
摘要 一种用于产生输出时钟信号的时钟生成电路包含有脉冲发生器、延迟信号产生模块以及时钟发生器。该脉冲发生器用来产生第一脉冲信号;该延迟信号产生模块耦接于该脉冲发生器,且用来接收该第一脉冲信号并产生多个第二脉冲信号,其中该多个第二脉冲信号与该第一脉冲信号之间分别具有不同的延迟量;该时钟发生器耦接于该脉冲发生器与该延迟信号产生模块,并依据该第一脉冲信号与该多个第二脉冲信号以产生该输出时钟信号。
申请公布号 CN102857224A 申请公布日期 2013.01.02
申请号 CN201110183068.4 申请日期 2011.06.27
申请人 英属开曼群岛商恒景科技股份有限公司 发明人 王佳祥
分类号 H03L7/24(2006.01)I 主分类号 H03L7/24(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 陈松涛;韩宏
主权项 一种用于产生输出时钟信号的时钟生成电路,包含有:脉冲发生器,用来产生第一脉冲信号;延迟信号产生模块,耦接于所述脉冲发生器,用来接收所述第一脉冲信号并产生多个第二脉冲信号,其中所述多个第二脉冲信号与所述第一脉冲信号之间分别具有不同的延迟量;以及时钟发生器,耦接于所述脉冲发生器与所述延迟信号产生模块,并依据所述第一脉冲信号与所述多个第二脉冲信号以产生所述输出时钟信号。
地址 开曼群岛大开曼