发明名称 |
非易失性存储器系统及其擦除方法 |
摘要 |
一种非易失性存储器系统及其擦除方法,其中所述擦除方法包括:提供目标位存储子阵列;依次读取并存储目标位存储子阵列所在行的其他的位存储子阵列中的第一数据;对目标位存储子阵列进行擦除操作;依次读取目标位存储子阵列所在行的其他的位存储子阵列中存储的第二数据,每次读取后,将第二数据和相应的第一数据进行比较,若第一数据与第二数据不相同,则给出对相应的位存储子阵列进行重新写入的命令;根据重新写入的命令和存储的第一数据,对相应的位存储子阵列进行重新写入。防止了对目标位存储子阵列进行擦除操作时,对目标位存储子阵列所在行的其他的位存储子阵列的干扰。 |
申请公布号 |
CN102855934A |
申请公布日期 |
2013.01.02 |
申请号 |
CN201210304224.2 |
申请日期 |
2012.08.23 |
申请人 |
上海宏力半导体制造有限公司 |
发明人 |
杨光军;顾靖;胡剑 |
分类号 |
G11C16/14(2006.01)I;G11C16/06(2006.01)I |
主分类号 |
G11C16/14(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种非易失性存储器系统,其特征在于,包括:非易失性存储器阵列,所述非易失性存储器阵列具有若干行,每一行具有若干位存储子阵列,所述位存储子阵列为数据的擦除单位,所述位存储子阵列中具有若干共享字线的存储单元;状态控制单元,用于接收地址和控制命令,对控制命令进行解析,输出相应的控制信号,对地址进行转换,输出行地址和列地址;行译码单元,接收状态控制单元输出的行地址,对行地址进行译码,选择对应输入的行地址的字线;列译码单元,接收状态控制单元输出的列地址,对列地址进行译码,选择对应输入的列地址的位线,通过位线将位存储子阵列中的数据读出或者将输入/输出缓存单元中的数据写入位存储子阵列中;灵敏放大器单元,将列译码单元读出的数据进行放大,并将放大的数据输出到输入/输出缓存单元中;输入/输出缓存单元,用于暂时存储放大的数据和需要写入位存储子阵列的数据,并在对目标位存储子阵列进行擦除操作之前,将目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据发送给检测单元,以及在对目标位存储子阵列进行擦除操作之后,将目标位存储子阵列所在行的其他的位存储子阵列中读出的第二数据发送给检测单元;检测单元,比较相应的位存储子阵列的擦除前的第一数据和擦除后的第二数据是否相同,若不相同,则向状态控制单元输出对相应的位存储子阵列进行重新写入的命令。 |
地址 |
201203 上海市浦东新区浦东张江高科技园区祖冲之路1399号 |