浮点加法器

摘要

本公开涉及一种浮点加法器。浮点加法器电路16，18，20被提供有远路径电路18和近路径电路20。远路径电路利用尾随零TZ的计数和输入操作数指数的差值来形成相应的后缀值，该后缀值与输入加数的尾数串接并且当被求和时用于生成代替传统被计算的粘滞位的进位。在近路径内，最小值电路46被用于计算在相减中产生的中间尾数的前导零计数与输入操作数指数值的较大值中的较低值，以使得被应用于中间尾数值的左移位不会由于所应用的去除前导零的左移位太大并且因此对应于不能被有效表示的指数，而产生无效的浮点结果。

主权项

一种浮点加法器电路，用于将第一浮点数与第二浮点数相加，所述第一浮点数具有指数值EA和尾数值MA，所述第二浮点数具有指数值EB和尾数值MB，并且EA大于或等于EB，所述浮点加法器电路包括：远路径电路，被配置为当所述第一浮点数和所述第二浮点数匹配至少一个预定的远路径条件时生成结果浮点值，所述远路径电路具有：尾随零计数电路，被配置为确定与在从MB的最低有效位端开始MB的最低有效(EA‑EB)位内的尾随零值的游程相对应的尾随零值TZ；以及远路径加法器，被配置为将第一加数值与第二加数值相加，所述第一加数值包括MA与第一后缀值串接，所述第二加数值包括不带其(EA‑EB)最低有效位的MB与第二后缀值串接；其中所述第一后缀值和所述第二后缀值依赖于TZ和(EA‑EB)中相应的一个而形成。