发明名称 |
一种网络处理器指令存储装置及该装置的指令存储方法 |
摘要 |
本发明公开了一种网络处理器指令存储装置及该装置的指令存储方法,能够节约硬件资源。所述网络处理器包括两个以上的微引擎大组,每个微引擎大组包括N个微引擎,该N个微引擎包括两个以上的微引擎小组,所述指令存储装置包括:Qmem、缓存、第一低速指令存储器和第二低速指令存储器,其中:每个微引擎对应一个Qmem和一个缓存,Qmem设置为与微引擎连接,缓存与Qmem相连;每个微引擎小组对应一个第一低速指令存储器,微引擎小组中每个微引擎对应的缓存与第一低速指令存储器相连;每个微引擎大组对应一个第二低速指令存储器,微引擎大组中每个微引擎对应的缓存与第二低速指令存储器相连。采用该方案节省了大量的硬件存储资源。 |
申请公布号 |
CN102855213A |
申请公布日期 |
2013.01.02 |
申请号 |
CN201210233710.X |
申请日期 |
2012.07.06 |
申请人 |
中兴通讯股份有限公司 |
发明人 |
郝宇;安康;王志忠;刘衡祁 |
分类号 |
G06F15/16(2006.01)I |
主分类号 |
G06F15/16(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
解婷婷;李健 |
主权项 |
一种网络处理器指令存储装置,网络处理器包括两个以上的微引擎大组,每个微引擎大组包括N个微引擎,该N个微引擎包括两个以上的微引擎小组,所述指令存储装置包括:快速存储器(Qmem)、缓存(cache)、第一低速指令存储器和第二低速指令存储器,其中:每个微引擎对应一个Qmem和一个缓存,Qmem设置为与微引擎连接,缓存与Qmem相连;每个微引擎小组对应一个第一低速指令存储器,微引擎小组中每个微引擎对应的缓存与第一低速指令存储器相连;每个微引擎大组对应一个第二低速指令存储器,微引擎大组中每个微引擎对应的缓存与第二低速指令存储器相连。 |
地址 |
518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部 |