基于埋层N型阱的异质结1T-DRAM结构及其制备方法

摘要

本发明提供了一种基于埋层N型阱的异质结1T-DRAM结构及其制备方法，有效增大了体区与埋层N型阱之间、体区与源区之间的孔穴势垒，从而有效增大1T-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，使得读出的信号电流变大，即增大了信号裕度（margin）。同时，由于增大了体区与埋层N型阱之间、体区与源区之间的孔穴势垒，有效减小了体区与埋层N型阱之间、体区与源区之间的漏电流，增大了1T-DRAM的保留时间。另外，由于采用窄禁带的SiGe作为体区层和漏区，有效增大碰撞电离效应，以增大体区孔穴产生速率，增大1T-DRAM单元的读写速率。

主权项

一种基于埋层N型阱的异质结1T‑DRAM结构，其特征在于，包括底层硅、位于所述硅基底上方的埋层N型阱层、和位于所述埋层N型阱层上方的顶层硅；还包括有栅极和位于栅极两侧的浅沟槽，所述栅极位于所述顶层硅的上表面，所述浅沟槽上表面与所述顶层硅上表面处于同一平面，所述浅沟槽下底面位于所述埋层N型阱中；所述栅极与浅沟槽之间的体区层中分别为源区和漏区；其中，所述顶层硅材质为P型锗硅（SiGe），所述源区材质为N+型碳化硅（SiC），所述漏区材质为N+型SiGe，所述埋层N型阱层材质为N型SiC。