发明名称 IMPURITY CONTROL IN HDP-CVD DEP/ETCH/DEP PROCESSES
摘要 <p>기판 처리 챔버에 배치되는 기판상에 실리콘 산화물막을 증착시키는 방법이 개시된다. 기판은 인접한 상승된 표면들 사이에 형성된 갭을 갖는다. 실리콘 산화물막의 제1 부분이 고밀도 플라즈마 프로세스를 사용하여 갭 내에 기판 위에 증착된다. 그 후 실리콘 산화물막의 증착된 제1 부분의 일부분이 에치백(etch back)된다. 에치백시키는 단계는, 할로겐 프리커서 소스로부터 기판 처리 챔버로 제1 도관을 통해 할로겐 프리커서를 유동하는 단계, 할로겐 프리커서로부터 고밀도 플라즈마를 형성하는 단계, 및 상기 부분이 에치백된 이후에 할로겐 프리커서의 유동을 종결하는 단계를 포함한다. 그 후, 기판 처리 챔버에서 잔여 할로겐과 반응하도록 기판 처리 챔버에 할로겐 스카벤저(scavenger)가 흘려보내진다. 그 후, 고밀도 플라즈마 프로세스를 사용하여 갭 내에 실리콘 산화물막의 제1 부분 위에 실리콘 산화물막의 제2 부분이 증착된다.</p>
申请公布号 KR101216358(B1) 申请公布日期 2012.12.28
申请号 KR20080088144 申请日期 2008.09.08
申请人 发明人
分类号 H01L21/205;H01L21/31 主分类号 H01L21/205
代理机构 代理人
主权项
地址