发明名称 DATENSPEICHERUNG UND -ZUGRIFFIN MEHRKERNPROZESSOR-ARCHITEKTUREN
摘要 Es werden allgemein Technologien zum Senden eines Datenblocks, der in einem Cache gespeichert ist, beschrieben. Bei einigen hier beschriebenen Beispielen kann ein System einen ersten Prozessor in einer ersten Teilung umfassen. Der erste Prozessor ist wirksam, um eine Anfrage für einen Datenblock zu generieren, wobei die Anfrage eine Zielidentifizierung umfasst, die eine Zieldatei für den Datenblock identifiziert, wobei die Zielteilung anders als die erste Teilung ist. Einige beispielhaften Systeme können ferner eine zweite Teilung umfassen, die wirksam ist, um die Anfrage zu empfangen, wobei die zweite Teilung wirksam ist, um eine Datenteilung zu bestimmen, die den Datenblock bestimmt, wobei die zweite Teilung ferner wirksam ist, um die Anfrage an die Datenteilung zu senden. Einige beispielhafte Systeme können ferner noch eine Datenteilung umfassen, die wirksam ist, um die Anfrage von der zweiten Teilung zu empfangen, wobei die Datenteilung wirksam ist, um den Datenblock an die Zielteilung zu senden.
申请公布号 DE112010005073(T5) 申请公布日期 2012.12.27
申请号 DE201011005073T 申请日期 2010.09.24
申请人 EMPIRE TECHNOLOGY DEVELOPMENT LLC 发明人 SOLIHIN, YAN
分类号 H04L12/50;H04Q11/00 主分类号 H04L12/50
代理机构 代理人
主权项
地址