| 主权项 |
一种适合于CCSDS近地通信系统采用的QC‑LDPC码的并行编码器，QC‑LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵Gi,j构成的阵列，其中，a=14，t=16，b=511，c=t‑a=2，1≤i≤a，1≤j≤t，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s1,s2,…,sa)，第i段信息向量si=(si,1,si,2,…,si,b)，校验向量p被等分为c=2段，即p=(p1,p2)，其特征在于，所述编码器包括以下部件：寄存器R1～Ra+2，寄存器R1～Ra用于缓存信息向量s=(s1,s2,…,sa)，寄存器Ra+1和Ra+2用于计算和存储校验向量p=(p1,p2)；求和阵列，对并行输入a位信息比特s1,k，s2,k，…,sa,k进行组合求和，其中，1≤k≤b；选择器M1和M2，在求和阵列运算结果的基础上，完成向量(s1,k，s2,k，…,sa,k)与块首行矩阵F的并行乘法；b位二输入异或门A1和A2，Al将向量(s1,k，s2,k，…,sa,k)与块首行矩阵F乘积的第l段b比特累加到寄存器Ra+l中，其中，1≤l≤c。 |
