一种自动访问的串行总线读写控制方法

摘要

本发明提供一种自动访问的串行总线读写控制方法，用于主控设备与多个外设之间的串行数据通信。采用本方法，多个外设与主控设备之间的串行数据通信无需因主控设备CPU的繁忙而等待，而是通过RAM存储器的缓存处理，使得多路外设能够与主控设备进行并行的串行数据传输，并且由于CPU与RAM存储器之间的数据读写速度远大于外设与CPU之间的串行数据通信速度，这些数据不会在RAM存储器中长时间滞留，因此在总体上节省了数据传输时间，提高了多个外设与主控设备之间串行数据通信的效率。

主权项

一种自动访问的串行总线读写控制方法，用于主控设备与多个外设之间的串行数据通信；所述主控设备的串行控制主模块与外设的串行控制从模块通过串行总线连接，并以传统的串行数据通信方式进行通信，多个外设与主控设备之间通过不同的串行总线连接，实现多个外设与主控设备之间的串行数据通信；其中，主控设备中包含有多个串行控制主模块，每个串行控制主模块分别与一个外设的串行控制从模块相连接；主控设备的串行控制主模块分别与主控设备的CPU和RAM存储器通过并行读写接口连接，完成串行控制主模块与CPU之间的并行总线读写；其特征在于：串行控制主模块与CPU之间的并行总线读写采用如下步骤进行控制：a)CPU对外设编制地址信息，以地址信息区分不同的外设；b)串行控制主模块获取CPU的工作状态，确定CPU是处于空闲状态还是处于繁忙状态；当CPU处于空闲状态时执行步骤c)，当CPU处于繁忙状态时执行步骤d)；c)由主控设备的CPU与串行控制主模块进行数据读写操作，直接通过串行控制主模块访问目标地址信息所对应的外设；d)串行控制主模块将包含地址信息的数据读写操作切换到主控设备内部的RAM存储器上，将读写的数据信息连同外设的地址信息分址地存储在RAM存储器中；在CPU空闲后，再由CPU对RAM存储器进行读写操作，提取RAM存储器中存储的地址信息和数据信息。