发明名称 |
半导体器件的制造方法和半导体器件 |
摘要 |
本发明涉及制造半导体器件的方法和半导体器件。根据该方法,首先在衬底上依次形成电介质层和伪栅极材料叠层,该伪栅极材料叠层可以包括硅层和位于硅层上的至少一个锗硅层。然后对伪栅极材料叠层和电介质层进行图案化以分别形成伪栅极和栅极电介质层。接下来,在伪栅极和栅极电介质层的两侧形成侧壁间隔件,并形成具有嵌入式锗硅结构的源区和漏区。然后,去除伪栅极以形成开口,并且在开口中填充栅极材料,栅极材料例如可以是金属。在替换式栅极技术中,本发明的方法通过采用包括硅层和锗硅层的叠层作为伪栅极,与传统的多晶硅伪栅极工艺相比,能够进一步提升MOS器件的沟道压应力,从而提高载流子迁移率。 |
申请公布号 |
CN102842503A |
申请公布日期 |
2012.12.26 |
申请号 |
CN201110164683.0 |
申请日期 |
2011.06.20 |
申请人 |
中芯国际集成电路制造(北京)有限公司 |
发明人 |
何永根;涂火金 |
分类号 |
H01L21/336(2006.01)I;H01L29/12(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
陈新 |
主权项 |
一种制造半导体器件的方法,包括:在衬底上依次形成电介质层和伪栅极材料叠层,所述伪栅极材料叠层包括硅层和位于该硅层上的至少一个锗硅层;图案化所述伪栅极材料叠层以形成伪栅极,并且图案化所述电介质层以形成栅极电介质层;在伪栅极和栅极电介质层的两侧形成侧壁间隔件;形成具有嵌入式锗硅结构的源区和漏区;去除伪栅极以形成开口;以及在所述开口中填充栅极材料。 |
地址 |
100176 北京市大兴区经济技术开发区文昌大道18号 |