发明名称 |
用于集成器件的衬底级组件、其制造工艺及相关集成器件 |
摘要 |
在衬底级组件(22)中,半导体材料的器件衬底(20)具有顶面(20a)并包封第一集成器件(1;16),特别地第一集成器件具有形成于器件衬底(20)之内的埋藏腔(3)以及在顶面(20a)附近悬置于埋藏腔(3)上方的膜(4)。在顶面(20a)上方将帽盖衬底(21)耦合到器件衬底(20)以便覆盖第一集成器件(1;16),从而在膜(4)上提供第一空白空间(25)。电接触元件(28a,28b)将集成器件(1;16)与衬底级组件(22)的外部电连接。在一个实施例中,该器件衬底(20)集成至少一个具有相应膜(4′)的其他集成器件(1′,10);并且在所述其他集成器件(1′,10)的相应膜(4′)上方提供与第一空白空间(25)流体隔离的其他空白空间(25′)。 |
申请公布号 |
CN101331080B |
申请公布日期 |
2012.12.26 |
申请号 |
CN200680046903.7 |
申请日期 |
2006.07.14 |
申请人 |
意法半导体股份有限公司 |
发明人 |
C·康比;B·维格纳;F·G·齐格利奥利;L·巴尔多;M·马古格利亚尼;E·拉萨兰德拉;C·里瓦 |
分类号 |
H01L21/56(2006.01)I;B81B7/02(2006.01)I;B81B7/00(2006.01)I |
主分类号 |
H01L21/56(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
王岳;张志醒 |
主权项 |
一种衬底级组件(22),其特征在于包括:‑半导体材料的器件衬底(20),其具有顶面(20a)并包封第一集成器件(1;16),所述第一集成器件(1;16)具备形成于所述器件衬底(20)之内的埋藏腔(3)并且在所述顶面(20a)附近具备有效面积(4);‑帽盖衬底(21),其在所述顶面(20a)上方耦合到所述器件衬底(20)以便覆盖所述第一集成器件(1;16),所述耦合使得在对应于所述有效面积(4)的位置提供第一空白空间(25);以及‑电接触元件(28a,28b),其用于将所述第一集成器件(1;16)与所述衬底级组件(22)外部电连接,其中在所述帽盖衬底(21)之内提供第一进出通道(26),所述第一进出通道(26)流体连接到所述第一空白空间(25)和所述衬底级组件(22)外部,其中所述衬底级组件(22)由封装(40)包封并机械保护,其中所述封装(40)包括机械支撑所述衬底级组件(22)的基底主体(42)和被构造成横向涂布所述衬底级组件(22)的涂层区域(44),其中第一进出通道(26)保持暴露于所述封装(40)之外。 |
地址 |
意大利布里安扎 |