发明名称 |
形成存储器单元存取阵列的方法 |
摘要 |
本发明公开了一种用于形成一存储器单元存取阵列的方法,其中存储器单元存取阵列包括一存储器装置,该存储器装置包括一存取装置,该存取装置包括具有一第一导电类型的一第一掺杂半导区域,与具有一第二导电类型的一第二掺杂半导体区域,该第二导电类型与该第一导电类型相反。该第一与该第二掺杂半导体区域两者皆形成于一单晶半导体衬底中,并定义一p-n结于其之间,该第一与第二掺杂半导体区域实现于形成在该单晶半导体衬底的多个分离的平行脊之中。每一脊呈钝齿状,而该些钝齿定义出多个半导体岛;该第一掺杂半导体区域占据该些岛的下部与该脊的上部,而该第二掺杂半导体区域占据该些岛的上部,是故该些p-n结定义于该些岛之中。 |
申请公布号 |
CN102842535A |
申请公布日期 |
2012.12.26 |
申请号 |
CN201210025288.9 |
申请日期 |
2012.02.06 |
申请人 |
旺宏电子股份有限公司;国际商用机器公司 |
发明人 |
赖二琨;龙翔澜;奇拉﹒爱德华 |
分类号 |
H01L21/8229(2006.01)I;H01L27/102(2006.01)I;H01L27/10(2006.01)I |
主分类号 |
H01L21/8229(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
宋焰琴 |
主权项 |
一种用于形成一存储器单元(Memory Cell)存取阵列的方法,其包括以下步骤:提供具有一第一导电类型的一单晶半导体衬底(body);在该半导体衬底上形成一硬掩模材料的一层;在该半导体衬底中在一第一方向形成达一第一深度的多个第一沟道,其造成被一图形化硬掩模所覆盖的多个脊;沉积一抗反射涂层(antireflective coating)材料以填满该多个第一沟道并在该图形化硬掩模上形成一抗反射涂层材料的一薄层;在一垂直于该第一方向的方向形成达一第二深度的多个第二隔离沟道,造成隔离多个单晶半导体岛的该多个脊中的钝齿,其中该多个单晶半导体岛被硬光照材料所覆盖,而该第二深度小于该第一深度;以一介电质填充物填满该第一与第二沟道,并使其平坦化以暴露该硬掩模材料;移除该硬掩模材料;执行一第二导电类型的一第一注入至一小于该第一深度的深度;以及执行该第一导电类型的一第二注入至一小于该第一注入的深度的深度。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |