一种高速数字输入端子电路

摘要

本实用新型涉及一种高速数字输入端子电路，包括：依次相连的输入滤波电路、光耦隔离电路和输出滤波电路，其中光耦隔离电路包括光耦U1、三极管Q1、采样电阻R4和平衡电阻R5；平衡电阻R5串联在光耦隔离电路的正输入端和负输入端之间；三极管Q1的集电极与光耦隔离电路的正输入端相连，发射极与光耦隔离电路的负输入端相连，三极管Q1的基极与发射极之间串联有采样电阻R4；光耦隔离电路的正输入端与光耦U1的原边的发光二极管阳极相连，三极管Q1的基极与光耦U1的原边的发光二极管阴极相连。本实用新型通过在光耦隔离电路中增设三极管Q1及相关元件，防止流入光耦U1原边的电流过饱和，使光耦具有良好的传输性能，提高了电路的抗干扰能力。

主权项

一种高速数字输入端子电路，包括：依次相连的输入滤波电路、光耦隔离电路和输出滤波电路，其特征在于，所述光耦隔离电路包括：光耦U1、三极管Q1、采样电阻R4和平衡电阻R5；所述平衡电阻R5串联在光耦隔离电路的正输入端和负输入端之间；所述三极管Q1的集电极与所述光耦隔离电路的正输入端相连，发射极与所述光耦隔离电路的负输入端相连，所述三极管Q1的基极与发射极之间串联有所述采样电阻R4；所述光耦隔离电路的正输入端与所述光耦U1的原边的发光二极管阳极相连，所述三极管Q1的基极与所述光耦U1的原边的发光二极管阴极相连。