| 主权项 |
一种积体电路结构，包含：一半导体基板；一元件区，设置于该半导体基板中；一隔离区，邻接于该元件区；一隔离结构，设置于该隔离区，并填入一介电材料，该隔离结构包含一瓶部及一颈部；以及一介电层，夹置于该元件区与该隔离区之间。根据请求项1之积体电路结构，其另包含一蕈状柱体，设置于该元件区中。根据请求项2之积体电路结构，其中该元件区系设置于该蕈状柱体之一顶部。根据请求项2之积体电路结构，其中该蕈状柱体包含一茎部及设置于该茎部上之一头部。根据请求项4之积体电路结构，其中该头部之宽度大于该茎部之宽度。根据请求项4之积体电路结构，其中该茎部之宽度逐渐地改变。根据请求项1之积体电路结构，其中该介电材料系一旋涂式介电材料。根据请求项2之积体电路结构，其另包含一氧化矽层，夹置于该隔离结构与该蕈状柱体之间。根据请求项8之积体电路结构，其中该氧化矽层对酸性蚀刻液之抗蚀刻性大于该介电材料对酸性蚀刻液之抗蚀刻性。根据请求项1之积体电路结构，其另包含一电晶体结构，设置于该元件区，该电晶体结构包含一闸极氧化物层、一闸极堆叠以及二扩散区。一种积体电路结构，包含：一半导体基板；一元件区，设置于该半导体基板中；一蕈状柱体，设置于该元件区中，且包含一茎部及设置于该茎部上之一头部；一隔离区，邻接于该元件区；一隔离结构，设置于该隔离区，该隔离结构包含一瓶部及设置于该瓶部上之一颈部；一介电层，夹置于该元件区与该隔离区之间；以及一绝缘层，夹置于该隔离结构与该蕈状柱体之间。根据请求项11之积体电路结构，该绝缘层包含一绝缘材料，其对酸性蚀刻液之抗蚀刻性大于该隔离结构对酸性蚀刻液之抗蚀刻性。根据请求项11之积体电路结构，其中该头部之宽度大于该茎部之宽度。根据请求项11积体电路结构，其另包含一电晶体结构，设置于该元件区，该电晶体结构包含一闸极氧化物层、一闸极堆叠以及二扩散区。一种积体电路结构，包含：一半导体基板；一元件区，设置于该半导体基板中；一蕈状柱体，设置于该元件区中，且包含一茎部及设置于该茎部上之一头部；一隔离区，邻接于该元件区；一隔离结构，设置于该隔离区，该隔离结构包含一瓶部及设置于该瓶部上之一颈部；一介电层，夹置于该元件区与该隔离区之间；以及其中该蕈状柱体之茎部系由一绝缘材料构成，且该介电层环绕该蕈状柱体之头部。根据请求项15之积体电路结构，该绝缘层包含一绝缘材料，其对酸性蚀刻液之抗蚀刻性大于该隔离结构对酸性蚀刻液之抗蚀刻性。根据请求项15之积体电路结构，其中该头部之宽度大于该茎部之宽度。根据请求项15积体电路结构，其另包含一电晶体结构，设置于该元件区，该电晶体结构包含一闸极氧化物层、一闸极堆叠以及二扩散区。根据请求项18积体电路结构，其中该些扩散区系形成于该蕈状柱体之头部中。一种积体电路结构之制备方法，包含下列步骤：形成复数个柱体于一半导体基板中，该柱体之顶面及侧壁被一硬遮罩覆盖；进行一蚀刻制程以局部去除未被该硬遮罩覆盖之半导体基板，俾便形成复数个沟渠于该半导体基板中；形成一介电层，其填入该沟渠；进行一热处理制程以至少将接触该介电层之半导体基板部区域转换为一绝缘层；以及进行一平坦化制程，以暴露出该柱体之顶面。根据请求项20积体电路结构之制备方法，其中形成复数个柱体于一半导体基板中包含：形成一经图案化的顶部遮罩于该半导体基板上；去除未被该顶部遮罩覆盖之半导体基板以形成复数个凸部；形成复数个侧边遮罩，其覆盖该些凸部之侧壁；以及去除未被该顶部遮罩及该侧边遮罩覆盖之半导体基板以形成该些柱体。根据请求项21积体电路结构之制备方法，其中形成复数个侧边遮罩包含：形成一氧化物层，其覆盖该些凸部侧壁及该半导体基板表面；形成一氮化物层于该氧化物层上；以及去除该半导体基板表面之氧化物层及氮化物层。根据请求项22积体电路结构之制备方法，其中形成一氧化物层系进行一热处理制程。根据请求项22积体电路结构之制备方法，其中形成一氮化物层于该氧化物层上系进行一沈积制程。根据请求项20积体电路结构之制备方法，其中形成一介电层系进行一旋涂制程。根据请求项20积体电路结构之制备方法，其中该蚀刻制程系一等向性蚀刻制程，以减少位于该柱体下方之半导体基板区域之宽度。根据请求项20积体电路结构之制备方法，其中该热处理制程系在一含氧环境中进行。根据请求项20积体电路结构之制备方法，其中该沟渠呈一瓶型，其包含一瓶部及一颈部，该瓶部系形成该半导体基板中，该颈部系形成于该瓶部上方。根据请求项28积体电路结构之制备方法，其中该热处理制程将介于该沟渠瓶部之半导体基板区域转换为该绝缘层。根据请求项20积体电路结构之制备方法，其另包含形成二个扩散区于于该柱体中，以及形成一闸极结构于该柱体上。 |
