多重参考时脉合成器

摘要

本发明揭示一种用于将一源时脉除以N.R之时脉合成器(100)，其包括一逻辑电路、一延迟线(103)、一选择电路、一累加器(113)及一时脉除法器电路。该逻辑电路将N.R除以2M以获得NNEW.RNEW，其中NNEW为零且RNEW为至少0.5。该延迟线接收一第一时脉且具有多重延迟分接头(0、1、2)，其中该第一时脉系基于该源时脉。该选择电路基于一分接头选择值来选择该等延迟分接头并提供一延迟时脉。该累加器在该延迟时脉之每一循环将RNEW与一加总值相加并对该加总值执行一模数函数，以产生该分接头选择值。该时脉除法器电路基于被选定的该延迟时脉之转变来转变一输出时脉，其系将该第一时脉或该延迟时脉除以2M－1而实现。

主权项

一种将一源时脉除以一小数式除数比率N.R之时脉合成器，该N.R为至少一，该时脉合成器包含：一逻辑电路，其决定一整数M，使得该小数式除数比率N.R除以2M而提供一新的数字值NNEW.RNEW，其中该NNEW值为零且该RNEW值为至少0.5；一延迟线，其具有一接收一第一时脉之输入且具有复数个延迟分接头，其中该第一时脉具有一频率，其为该源时脉之频率除以一第一值；一选择电路，其具有耦合至该复数个延迟分接头之复数个可选择输入、一接收一分接头选择值之选择输入及一提供一延迟时脉之输出；一累加器，其在该延迟时脉之每一循环将该RNEW值与该累加器之一加总值相加并对该加总值执行一模数函数，以产生该分接头选择值；及一第一时脉除法器电路，其基于被选定的该延迟时脉之转变，以转变一输出时脉，其中该等转变系被选择将该延迟时脉之频率除以一第二值，其中该第二值乘以该第一值为2M。如请求项1之时脉合成器，其中该第一时脉之频率与该源时脉之频率相同，且其中该第一时脉除法器电路包含：一计数器，其具有一接收该延迟时脉之时脉输入及一在该延迟时脉之每2M-1个循环中提供一启用信号之输出；及一除二电路，其具有一接收该延迟时脉之时脉输入、一耦合至一反转输出之资料输入、一接收该启用信号之启用输入及一提供该输出时脉之非反转输出。如请求项2之时脉合成器，其中将该源时脉系作为该第一时脉而提供至该延迟线之该输入。如请求项2之时脉合成器，其进一步包含一工作循环减小电路，该工作循环减小电路具有一用于接收该源时脉之输入及一提供该第一时脉之输出，该第一时脉之频率相同于该源时脉之频率。如请求项2之时脉合成器，其中该除二电路包含一正反器。如请求项1之时脉合成器，其进一步包含：一第二时脉除法器电路，其具有一用于接收该源时脉之时脉输入及一提供该第一时脉之输出，该第一时脉之频率等于将该源时脉之频率除以2M-1之所得频率；及其中该第一时脉除法器电路包含一正反器，其具有一接收该延迟时脉之时脉输入、一耦合至一反转输出之资料输入及一提供该输出时脉之非反转输出。如请求项6之时脉合成器，其中该第二时脉除法器电路进一步包含一工作循环减小电路，其使提供给该延迟线之该输入之该第一时脉之一工作循环减小。如请求项1之时脉合成器，其中该累加器针对该模函数使用该RNEW值之若干最高有效位元，其数量系与该延迟线之该复数个延迟分接头之数量相等。如请求项8之时脉合成器，其中该累加器针对该模数函数使用该RNEW值之一额外最高有效位元，来以舍入法求该分接头选择值。如请求项1之时脉合成器，其中该延迟线包含：一解码逻辑，其接收该分接头选择值并将其转换成复数个分接头启用信号；及复数个锁存器，其各具有一用于接收该复数个分接头启用信号中的一对应分接头启用信号之资料输入、一耦合至该复数个延迟分接头中的一对应延迟分接头之启用输入及一分接头启用输出。一种将一源时脉除以二进制小数式除数比率N.R之时脉合成器，该N.R为至少一，其包含：一逻辑电路，其使N.R右移一整数数字M次以提供一新的数字值NNEW.RNEW，其中该NNEW值为零且其中该RNEW值之一最高有效位元为1；一延迟线，其具有一接收一第一时脉之输入且具有复数个延迟分接头，其中该第一时脉具有一频率，其为该源时脉之频率除以一第一值；一选择电路，其具有耦合至该复数个延迟分接头之复数个可选择输入、一接收一分接头选择值之选择输入及一提供一第二时脉之输出；一累加器，其在该第二时脉之每一循环将该RNEW值与该累加器之一加总值相加并对该加总值执行一模数函数，以产生该分接头选择值；及一时脉计数器电路，其基于被选定的该第二时脉之转变，以转变一输出时脉，其中该等转变系被选择将该第二时脉之频率除以一第二值，其中该第二值乘以该第一值为2M。如请求项11之时脉合成器，其中该时脉计数器电路包含：一计数器，其具有一接收该第二时脉之时脉输入及一在该第二时脉之每2M-1个循环中提供一启用信号之输出；及一除二电路，其具有一接收该第二时脉之时脉输入、一耦合至一反转输出之资料输入、一接收该启用信号之启用输入及一提供该输出时脉之非反转输出。如请求项11之时脉合成器，其进一步包含：一时脉除法器电路，其具有一用于接收该源时脉之时脉输入及一提供该第一时脉之输出，该第一时脉之频率等于将该源时脉之频率除以2M-1之所得频率；及其中该时脉计数器电路包含一除二电路，其具有一接收该第二时脉之时脉输入、一耦合至一反转输出之资料输入及一提供该输出时脉之非反转输出。如请求项11之时脉合成器，其中该延迟线包含：一解码逻辑，其接收该分接头选择信号并将其转换成复数个分接头启用信号；及复数个锁存器，其各具有一用于接收该复数个分接头启用信号中的一对应分接头启用信号之资料输入、一耦合至该复数个延迟分接头中的一对应延迟分接头之启用输入及一分接头启用输出。一种将一源时脉除以一小数式除数比率N.R之方法，该N.R为至少一，该方法包含：决定一整数M，使得该小数式除数比率N.R除以2M而提供一新的数字值NNEW.RNEW，其中该NNEW值为零且该RNEW值为至少0.5；提供一透过一具有复数个延迟分接头之延迟线自由运行的第一时脉，其中该第一时脉具有一频率，其为该源时脉之频率除以一第一值；基于一分接头选择信号选择该复数个延迟分接头中的一个，且基于被选定的延迟分接头提供一延迟时脉；在该延迟时脉之每一循环将该RNEW值累加到一加总值中；对该加总值执行一模数函数以产生该分接头选择信号；及基于被选定的该延迟时脉之转变，以转变一输出时脉，其中该等转变系被选择将该延迟时脉除以一第二值，其中该第一值及该第二值一起相乘起来为2M。如请求项15之方法，其中：该提供一透过一延迟线自由运行之第一时脉包含产生与该源极时脉具有相同频率之该第一时脉；及其中该转变一输出时脉包含：在该延迟时脉之每2M-1个循环中提供一启用信号；及在提供该启用信号的同时，该延迟时脉之一转变期间触发该输出时脉。如请求项15之方法，其中：该提供一透过一延迟线自由运行之第一时脉包含将该源时脉之一频率除以2M-1；及其中该转变一输出时脉包含在该延迟时脉之每一循环期间触发该输出时脉。如请求项15之方法，其进一步包含使提供给该延迟线之该第一时脉之该工作循环减小。如请求项15之方法，其进一步包含使该延迟线之每一分接头启用之延迟量近似相同于透过该延迟线而传播至一对应延迟分接头之该第一时脉之延迟量。如请求项15之方法，其进一步包含在该延迟线之每一延迟分接头处于一预定逻辑位准时，对其加以启用。