用于使记忆体模组与使用至少一记忆体模组之至少一记忆体控制器间的资料传送最佳化之方法以及记忆体装置

摘要

本发明提供一种在DDR SRAM模组中提高DDR记忆体带宽之方法。DDR记忆体具有被称为可变早期读取命令之固有特点，其中该读取命令系在进行中之资料突波终止前的一CAS等待时间被发出。藉由使用该可变早期读取命令，CAS等待时间之影响就对带宽之影响而言被最小化。以本发明被达成之强化带宽技术就最适带宽将所余留之存取等待时间（tRP与tRCD）最佳化。SPD中之这些最佳化允许在真实世界应用中好很多之带宽。

主权项

一种用于使多个记忆体模组与使用至少一记忆体模组之至少一记忆体控制器间的资料传送最佳化之方法，该至少一记忆体模组含有韧体与数个双资料率(DDR)积体电路晶片，每一积体电路晶片支援页模式存取、具有相关联之一列位址选通(RAS)对行位址选通(CAS)延迟的一排组启动命令、具有相关联之一CAS等待时间的一读取命令、及具有相关联之一前置充填等待时间的一前置充填命令，该方法包含之步骤为：就高速存取设定该韧体，包括：设定该CAS等待时间为一CAS等待时间值，其在一选定频率下大于该等积体电路晶片所支援之一最小CAS等待时间值；以及分别设定该RAS对CAS延迟与该前置充填等待时间值中的至少一者为一RAS对CAS延迟值与一前置充填等待时间值，其比所设定之CAS等待时间值低，以使连续存取之存取时间最小化，其中一后续之存取相对于一紧邻之前一次存取为在页外的；使用该前置充填命令以关闭在紧邻之前一次存取发生处之一第一页；以及使用该排组启动命令以开启与该第一页不同之一第二页，以使用记忆体读取命令来存取该第二页内之资料。如申请专利范围第1项所述之方法，其中在该等记忆体模组上被使用之该等积体电路晶片符合DDR1标准。如申请专利范围第1项所述之方法，其中在该等记忆体模组上被使用之该等积体电路晶片符合DDR2标准。如申请专利范围第1项所述之方法，其中在该等记忆体模组上被使用之该等积体电路晶片符合DDR3标准。如申请专利范围第4项所述之方法，其中该至少一记忆体模组符合小格式因子。如申请专利范围第4项所述之方法，其中该等RAS对CAS延迟值与前置充填等待时间值二者均被设定为比该被设定之CAS等待时间值低。如申请专利范围第1项所述之方法，其中该至少一记忆体模组符合小格式因子。如申请专利范围第1项所述之方法，其中该至少一记忆体模组符合完全被缓冲之DIMM。如申请专利范围第1项所述之方法，其中该前置充填命令系利用在该等记忆体模组上被使用之该等积体电路晶片而被产生。如申请专利范围第1项所述之方法，其中该等RAS对CAS延迟值与前置充填等待时间值二者均被设定为比该被设定之CAS等待时间值低。如申请专利范围第1项所述之方法，其中该等设定步骤形成在该等使用步骤之际减少被漏失的读取存取之结果。一种记忆体装置，其包含：一记忆体控制器；至少一记忆体模组，其与该记忆体控制器通讯并含有数个双资料率(DDR)积体电路晶片，每一积体电路晶片支援页模式存取、具有相关联之一列位址选通(RAS)对行位址选通(CAS)延迟的一排组启动命令、具有相关联之一CAS等待时间的一读取命令、及具有相关联之一前置充填等待时间的一前置充填命令，以及用于高速存取之韧体，其中用于高速存取之该韧体包括：用于设定该CAS等待时间之一CAS等待时间值，其在一选定频率下大于该等积体电路晶片所支援之一最小CAS等待时间值；以及一RAS对CAS延迟值与一前置充填等待时间值，用于分别设定该RAS对CAS延迟与该前置充填等待时间，该RAS对CAS延迟值与该前置充填等待时间值中的至少一者遭设定为比所设定之CAS等待时间值低，以使连续存取之存取时间最小化，其中一后续之存取相对于一紧邻之前一次存取为在页外的，使得该韧体从下列项目定出最小数目之处罚周期；该前置充填命令，直到在紧邻之前一次存取发生处之第一页被关闭为止；以及该排组启动命令，直到开启与该第一页不同之一第二页，以使用该读取命令来存取该第二页内之资料为止。如申请专利范围第12项所述之装置，其中该记忆体控制器与该至少一记忆体模组被集积。如申请专利范围第12项所述之装置，其中该记忆体控制器与该至少一记忆体模组为分离的。如申请专利范围第12项所述之装置，其中该韧体与该至少一记忆体模组被集积。如申请专利范围第12项所述之装置，其中该韧体与该至少一记忆体模组为分离的。如申请专利范围第12项所述之装置，其中该记忆体控制器为数个记忆体控制器，其每一个与至少一记忆体模组通讯。如申请专利范围第12项所述之装置，其中在该等记忆体模组上被使用之该等积体电路晶片符合DDR1，DDR2与DDR3标准之一。如申请专利范围第18项所述之装置，其中该至少一记忆体模组符合小格式因子。如申请专利范围第18项所述之装置，其中该等RAS对CAS延迟值与前置充填等待时间值二者均被设定为比该被设定之CAS等待时间值低。如申请专利范围第12项所述之装置，其中该至少一记忆体模组符合小格式因子。如申请专利范围第12项所述之装置，其中该至少一记忆体模组符合完全被缓冲之DIMM。如申请专利范围第12项所述之装置，其中该前置充填命令系被用在该记忆体模组上之该等积体电路晶片产生。如申请专利范围第12项所述之装置，其中该等RAS对CAS延迟值与前置充填等待时间值二者均被设定为比该被设定之CAS等待时间值低。如申请专利范围第12项所述之装置，其中该等CAS等待时间值、RAS对CAS延迟值与前置充填等待时间值之设定形成减少被漏失的读取存取之结果。