能隙参考电路

摘要

一种能隙参考电路，包括输入节点、输出节点、电阻、分压单元、差动放大器以及第一、第二、第三电晶体。输入节点用以接收供应电压。输出节点用以提供参考电压。第一电晶体系耦接于输入节点以及输出节点之间，并具有第一控制端。电阻系耦接于输入节点以及第一控制端之间。第二电晶体系耦接于第一控制端，并具有第二控制端耦接于输出节点。第三电晶体系耦接于第二电晶体及接地端之间，并具有第三控制端。分压单元根据参考电压提供第一电压及第二电压。差动放大器根据第一电压和第二电压之间的电压差而提供信号至第三控制端。

主权项

一种能隙参考电路，包括：一输入节点，用以接收一供应电压；一输出节点，用以提供一参考电压；一第一电晶体，耦接于上述输入节点以及上述输出节点之间，具有一第一控制端；一第一电阻，耦接于上述输入节点以及上述第一控制端之间；一第二电晶体，耦接于上述第一控制端，具有一第二控制端耦接于上述输出节点；一第三电晶体，耦接于上述第二电晶体以及一接地端之间，具有一第三控制端；一分压单元，根据上述参考电压提供一第一电压以及一第二电压；以及一差动放大器，根据上述第一电压以及上述第二电压之间的一电压差提供一信号至上述第三控制端。如申请专利范围第1项所述之能隙参考电路，其中上述第一电晶体以及上述第三电晶体为N型金氧半导体电晶体，以及上述第一电晶体之崩溃电压系高于上述第三电晶体之崩溃电压。如申请专利范围第1项所述之能隙参考电路，其中上述第二电晶体为NPN型双极性接面电晶体。如申请专利范围第1项所述之能隙参考电路，其中上述分压单元包括：一第二电阻，耦接于上述输出节点；一第三电阻，耦接于上述第二电阻；一第四电阻，耦接于上述第三电阻；以及一PNP型双极性接面电晶体，耦接于上述第四电阻以及上述接地端之间，具有一基极耦接于上述接地端，其中上述第一电压以及上述第二电压之间的上述电压差系上述第三电阻之跨压。如申请专利范围第1项所述之能隙参考电路，更包括一电容耦接于上述输出节点以及上述第三控制端之间。如申请专利范围第1项所述之能隙参考电路，更包括：一启动电路，耦接于上述输出节点以及上述第三控制端之间。如申请专利范围第6项所述之能隙参考电路，其中上述启动电路包括：一第四电晶体，耦接于上述第三控制端以及上述接地端之间，具有一第四控制端；一第五电阻，耦接于上述输出节点；一第六电阻，耦接于上述第五电阻以及上述第四控制端之间；以及一第五电晶体，耦接于上述第四控制端以及上述接地端之间，具有一第五控制端耦接于上述第五电阻以及上述第六电阻之间。如申请专利范围第1项所述之能隙参考电路，其中上述差动放大器包括：一第七电阻、一第八电阻以及一第九电阻分别耦接于上述输出节点；一第一P型金氧半导体电晶体，耦接于上述第七电阻，具有一闸极耦接于上述接地端；一第二P型金氧半导体电晶体，耦接于上述第八电阻以及上述第三控制端之间，具有一闸极耦接于上述接地端；一第一N型金氧半导体电晶体，耦接于上述第一P型金氧半导体电晶体以及上述接地端之间，具有一闸极耦接于上述第一P型金氧半导体电晶体；一第二N型金氧半导体电晶体，耦接于上述第三控制端以及上述接地端之间，具有一闸极耦接于上述第一N型金氧半导体电晶体之闸极；一第一双极性接面电晶体，耦接于上述第八电阻以及一节点之间，具有一基极用以接收上述第二电压；一第二双极性接面电晶体，耦接于上述第七电阻以及上述节点之间，具有一基极用以接收上述第一电压；一第三双极性接面电晶体，耦接于上述节点以及上述接地端之间，具有一基极耦接于上述第九电阻；以及一第四双极性接面电晶体，耦接于上述第九电阻以及上述接地端之间，具有一基极耦接于上述第九电阻。如申请专利范围第8项所述之能隙参考电路，其中上述第一、第二、第三以及第四双极性接面电晶体为NPN型双极性接面电晶体。如申请专利范围第8项所述之能隙参考电路，其中上述第一双极性接面电晶体系大于上述第二双极性接面电晶体，使得上述第一双极性接面电晶体之基极对射极电压与上述第二双极性接面电晶体之基极对射极电压之间有电压差存在。一种能隙参考电路，包括：一输入节点，用以接收一供应电压；一输出节点，用以提供一参考电压；一第一电晶体，耦接于上述输入节点以及上述输出节点之间，具有一闸极；一第一电阻，耦接于上述输入节点以及上述第一电晶体的闸极之间；一第一NPN型双极性接面电晶体，耦接于上述第一电晶体之闸极，具有一基极耦接于上述输出节点；一第二电晶体，耦接于上述第一NPN型双极性接面电晶体以及一接地端之间，具有一闸极；一分压单元，根据上述参考电压提供一第一电压以及一第二电压；以及一差动放大器，根据上述第一电压以及上述第二电压之间的一电压差提供一信号至上述第二电晶体之闸极，其中上述第一电晶体以及上述第二电晶体为N型金氧半导体电晶体，以及上述第一电晶体之崩溃电压系高于上述第二电晶体之崩溃电压。如申请专利范围第11项所述之能隙参考电路，其中上述分压单元包括：一第二电阻，耦接于上述输出节点；一第三电阻，耦接于上述第二电阻；一第四电阻，耦接于上述第三电阻；以及一PNP型双极性接面电晶体，耦接于上述第四电阻以及上述接地端之间，具有一基极耦接于上述接地端，其中上述第一电压以及上述第二电压之间的上述电压差系上述第三电阻之跨压。如申请专利范围第11项所述之能隙参考电路，更包括一电容耦接于上述输出节点以及上述第二电晶体的闸极之间。如申请专利范围第11项所述之能隙参考电路，更包括：一启动电路，耦接于上述输出节点以及上述第二电晶体的闸极之间。如申请专利范围第14项所述之能隙参考电路，其中上述启动电路包括：一第三电晶体，耦接于上述第二电晶体的闸极以及上述接地端之间，具有一闸极；一第五电阻，耦接于上述输出节点；一第六电阻，耦接于上述第五电阻以及上述第三电晶体的闸极之间；以及一第四电晶体，耦接于上述第三电晶体的闸极以及上述接地端之间，具有一闸极耦接于上述第五电阻以及上述第六电阻之间。如申请专利范围第15项所述之能隙参考电路，其中上述第一电晶体之崩溃电压系高于上述第三电晶体以及上述第四电晶体之崩溃电压。如申请专利范围第11项所述之能隙参考电路，其中上述差动放大器包括：一第七电阻、一第八电阻以及一第九电阻分别耦接于上述输出节点；一第五电晶体，耦接于上述第七电阻，具有一闸极耦接于上述接地端；一第六电晶体，耦接于上述第八电阻以及上述第二电晶体的闸极之间，具有一闸极耦接于上述接地端；一第七电晶体，耦接于上述第五电晶体以及上述接地端之间，具有一闸极耦接于上述第五电晶体；一第八电晶体，耦接于上述第二电晶体的闸极以及上述接地端之间，具有一闸极耦接于上述第七电晶体之闸极；一第二NPN型双极性接面电晶体，耦接于上述第八电阻以及一节点之间，具有一基极用以接收上述第二电压；一第三NPN型双极性接面电晶体，耦接于上述第七电阻以及上述节点之间，具有一基极用以接收上述第一电压；一第四NPN型双极性接面电晶体，耦接于上述节点以及上述接地端之间，具有一基极耦接于上述第九电阻；以及一第五NPN型双极性接面电晶体，耦接于上述第九电阻以及上述接地端之间，具有一基极耦接于上述第九电阻。如申请专利范围第17项所述之能隙参考电路，其中上述第五电晶体以及上述第六电晶体为P型金氧半导体电晶体，而上述第七电晶体以及上述第八电晶体为N型金氧半导体电晶体。如申请专利范围第17项所述之能隙参考电路，其中上述第二NPN型双极性接面电晶体系大于上述第三NPN型双极性接面电晶体，使得上述第二NPN型双极性接面电晶体之基极对射极电压与上述第三NPN型双极性接面电晶体之基极对射极电压之间有电压差存在。如申请专利范围第17项所述之能隙参考电路，其中上述第一电晶体之崩溃电压系高于上述第五、第六、第七以及第八电晶体之崩溃电压。