具有降低设计变更成本之积体电路及其方法

摘要

一种具有降低设计变更成本之积体电路，包括：复数个引信结构及一编码电路。其中，每一引信结构是在积体电路的复数个堆叠层上建构一阶梯形内连线结构，并用来输出一逻辑信号，而编码电路是连接所有引信结构，并且用来接收该些逻辑信号以进一步进行编码而产生一编码信号。其中，每当进行一次设计变更而置换至少一堆叠层时，其中之一引信结构是藉由该被置换之堆叠层来改变阶梯形内连线结构，以反向该逻辑信号。藉此，有效减少设计变更时所需置换的堆叠层的层数，以降低积体电路进行设计变更时的成本。

主权项

一种具有降低设计变更成本之积体电路，包括：复数个引信结构，每一该些引信结构系在该积体电路的复数个堆叠层上建构一阶梯形内连线结构，并用来输出一逻辑信号；及一编码电路，系连接该些引信结构，并且将该些逻辑信号编码以产生一编码信号；其中，每当进行一次该设计变更而置换该些堆叠层其中一者时，其中之一该些引信结构系藉由该被置换之堆叠层来改变该阶梯形内连线结构，以反向该逻辑信号。如申请专利范围第1项所述之具有降低设计变更成本之积体电路，其中该些堆叠层系包含复数个金属层及复数个金属穿孔层。如申请专利范围第2项所述之具有降低设计变更成本之积体电路，其中该阶梯形内连线结构系包含复数个导接部及复数个金属穿孔，该些导接部系分别设置于该些金属层，而该些金属穿孔系分别设置于该些金属穿孔层，以串接形成一导通路径。如申请专利范围第3项所述之具有降低设计变更成本之积体电路，其中该些引信结构分别进一步包含：一第一参考基准点，系提供一第一参考电压；一第二参考基准点，系提供一第二参考电压；及一输出埠，系预设透过该阶梯形内连线结构来连接该第一参考基准点，以依据该第一参考电压来输出该逻辑信号；其中，该第一参考电压及该第二参考电压系相互为高低准位的反差关系。如申请专利范围第4项所述之具有降低设计变更成本之积体电路，其中当该设计变更发生时，其中之一该些引信结构的阶梯形内连线结构系依据该设计变更所置换之金属层来将位于该置换之金属层的导接部改变连接位置，以连接该输出埠及该第二参考基准点。如申请专利范围第4项所述之具有降低设计变更成本之积体电路，其中当该设计变更发生时，其中之一该些引信结构的阶梯形内连线结构系依据该设计变更所置换之金属穿孔层来将位于该置换之金属穿孔层的金属穿孔改变连接位置，以连接该输出埠及该第二参考基准点。如申请专利范围第4项所述之具有降低设计变更成本之积体电路，其中该些引信结构系分别为一次使用式之引信结构。如申请专利范围第7项所述之具有降低设计变更成本之积体电路，其中该些引信结构系具有一排列次序。一种降低积体电路设计变更成本之方法，其步骤包括：设置复数个引信结构于该积体电路，以分别输出一逻辑信号，其中每一该些引信结构系在该积体电路的复数个堆叠层上建构一阶梯形内连线结构；设置一编码电路于该积体电路，以连接该些引信结构；依据该设计变更的次数来逐一使用该些引信结构，以当每进行一次该设计变更而置换该些堆叠层其中一者时，由一未使用的引信结构进行反向该逻辑信号；及该编码电路接收该些逻辑信号，并且编码该些逻辑信号以产生一编码信号。如申请专利范围第9项所述之降低积体电路设计变更成本之方法，其中些堆叠层系包含复数个金属层及复数个金属穿孔层。如申请专利范围第10项所述之降低积体电路设计变更成本之方法，其中该阶梯形内连线结构系包含复数个导接部及复数个金属穿孔，该些导接部系分别设置于该些金属层，而该些金属穿孔系分别设置于该些金属穿孔层，以串接形成一导通路径。如申请专利范围第11项所述之降低积体电路设计变更成本之方法，其中该些引信结构系分别为一次使用式之引信结构。如申请专利范围第12项所述之降低积体电路设计变更成本之方法，其中该些引信结构系具有一排列次序，以依序来进行使用。如申请专利范围第11项所述之降低积体电路设计变更成本之方法，进一步包含：将该本次使用的引信结构标示为已使用。