画素阵列、液晶显示面板以及光电装置

摘要

一种画素阵列，其包括多条第一扫描线、多条第二扫描线、多条资料线以及多个子画素。各个子画素包括一第一开关元件、一第二开关元件、一第一画素电极、一第二画素电极、一第三开关元件以及多条彼此连接之共通线，其中第一开关元件与第二开关元件与同一条第一扫描线以及同一条资料线电性连接，第一画素电极与第一开关元件电性连接，第二画素电极与第二开关元件电性连接，第一扫描线位于第一画素电极与第二画素电极之间，且共通线分布于第一画素电极以及第二画素电极下方。此外，第三开关元件与第二扫描线以及第一画素电极电性连接，第三开关元件具有一电性浮置端，而电性浮置端与第二画素电极耦合为一第一电容，且电性浮置端与第二画素电极下方之共通线耦合为一第二电容。

主权项

一种画素阵列，包括：多条第一扫描线；多条第二扫描线，其中各该第二扫描线分别位置二相邻之第一扫描线之间；多条资料线，该些资料线实质上交错于该些第一扫描线及该些第二扫描线；多个子画素，各该子画素与其中一条第一扫描线、其中一条第二扫描线以及其中一条资料线电性连接，且各该子画素包括：一第一开关元件；一第二开关元件，其中该第一开关元件与该第二开关元件与同一条第一扫描线以及同一条资料线电性连接；一第一画素电极，与该第一开关元件电性连接；一第二画素电极，与该第二开关元件电性连接，其中该第一扫描线位于该第一画素电极与该第二画素电极之间；多条彼此连接之共通线，分布于该第一画素电极以及该第二画素电极下方；一第三开关元件，与该第二扫描线以及该第一画素电极电性连接，其中该第三开关元件具有一电性浮置端，该电性浮置端与该第二画素电极耦合为第一电容，且该电性浮置端与该第二画素电极下方之该共通线耦合为一第二电容。如申请专利范围第1项所述之画素阵列，其中该些第一扫描线的延伸方向实质上平行于该些第二扫描线的延伸方向。如申请专利范围第1项所述之画素阵列，其中该些子画素排列成多列，且排列于同一列的子画素与同一条第一扫描线以及同一条第二扫描线电性连接。如申请专利范围第3项所述之画素阵列，其中与同一列子画素电性连接的第一扫描线与第二扫描线彼此电性绝缘。如申请专利范围第1项所述之画素阵列，其中该些子画素排列成多列，与第i>n/i>列子画素电性连接的第二扫描线以及与第(i>n/i>+i>1/i>)列子画素电性连接的第一扫描线系彼此电性连接，其中n为正整数。如申请专利范围第1项所述之画素阵列，其中各该第二扫描线位于该第一画素电极与该第二画素电极之间。如申请专利范围第1项所述之画素阵列，其中该第二画素电极位于该第一扫描线与该第二扫描线之间。如申请专利范围第1项所述之画素阵列，其中各该第一开关元件为一第一薄膜电晶体，而该第一薄膜电晶体具有一与其中一条第一扫描线电性连接之第一闸极、一与其中一条资料线电性连接之第一源极以及一与该第一画素电极电性连接之第一汲极。如申请专利范围第1项所述之画素阵列，其中各该第二开关元件为一第二薄膜电晶体，而该第二薄膜电晶体具有一与其中一条第一扫描线电性连接之第二闸极、一与其中一条资料线电性连接之第二源极以及一与该第二画素电极电性连接之第二汲极。如申请专利范围第1项所述之画素阵列，其中各该第三开关元件为一第三薄膜电晶体，而该第三薄膜电晶体具有一与其中一条第二扫描线电性连接之第三闸极、一与该第一画素电极电性连接之第三源极以及该电性浮置端。如申请专利范围第10项所述之画素阵列，其中该第三源极与该第一画素电极直接连接。如申请专利范围第10项所述之画素阵列，其中该第三源极与该第一汲极直接连接，且该第三源极透过该第一汲极与该第一画素电极电性连接。如申请专利范围第1项所述之画素阵列，其中该电性浮置端位于该第二画素电极下方。如申请专利范围第1项所述之画素阵列，其中位于相同子画素中之该第一扫描线之线宽实质上大于与该第二扫描线之线宽。一种聚合物稳定配向液晶显示面板(PSA-LCD panel)，包括：一第一基板，具有如申请专利范围第1项所述之画素阵列；一第二基板，配置于该第一基板上方；二聚合物稳定配向层，分别配置于该第一基板与该第二基板上；以及一液晶层，配置于该些聚合物稳定配向层之间。一种光电装置，包括申请专利范围第1项之画素阵列。