记忆体及其制造方法

摘要

一种记忆体，其配置于基底上，且基底中具有平行排列的多个沟渠。此记忆体包括闸极结构与掺杂区。闸极结构配置于沟渠之间。掺杂区配置于闸极结构的一侧，位于沟渠之间的基底中以及沟渠的侧壁与底部中。位于沟渠之间的基底中的掺杂区的顶面低于位于闸极结构下方的基底的表面一距离，且此距离大于300　。

主权项

一种记忆体，配置于一基底上，该基底中具有平行配置的多个沟渠，该记忆体包括：一闸极结构，配置于该些沟渠之间；以及一掺杂区，配置于该闸极结构的一侧，位于该些沟渠之间的该基底中以及该些沟渠的侧壁与底部中，其中位于该些沟渠之间的该基底中的该掺杂区的顶面低于位于该闸极结构下方的该基底的表面一距离，且该距离大于300@sIMGCHAR!d10050.TIF@eIMG!。如申请专利范围第1项所述之记忆体，其中该距离大于500@sIMGCHAR!d10051.TIF@eIMG!。如申请专利范围第2项所述之记忆体，其中该距离大于700@sIMGCHAR!d10052.TIF@eIMG!。如申请专利范围第1项所述之记忆体，其中该闸极结构由依序配置于该基底上的一介电层、一浮置闸极、一闸间介电层与一控制闸极所构成。如申请专利范围第1项所述之记忆体，更包括一隔离结构，配置于该些沟渠中且暴露出该掺杂区。一种记忆体，配置于一基底上，该基底中具有平行配置的多个沟渠，该记忆体包括：一闸极结构，配置于该些沟渠之间；以及一掺杂区，配置于该闸极结构的一侧，位于该些沟渠之间的该基底中以及该些沟渠的侧壁与底部中，其中位于该些沟渠之间的该基底中的该掺杂区的顶面低于位于该闸极结构下方的该基底的表面一距离，且该距离大于该些沟渠的深度的0.15倍。如申请专利范围第6项所述之记忆体，其中该距离大于该些沟渠的深度的0.25倍。如申请专利范围第7项所述之记忆体，其中该距离大于该些沟渠的深度的0.35倍。如申请专利范围第6项所述之记忆体，其中该闸极结构由依序配置于该基底上的一介电层、一浮置闸极、一闸间介电层与一控制闸极所构成。如申请专利范围第6项所述之记忆体，更包括一隔离结构，配置于该些沟渠中且暴露出该掺杂区。一种记忆体的制造方法，包括：提供一基底，该基底具有平行排列的多个沟渠，其中该些沟渠中形成有一隔离结构；于该些沟渠之间形成一闸极结构；移除该闸极结构一侧的位于该些沟渠之间的部分该基底以及位于该些沟渠中的该隔离结构，以使该闸极结构的该侧的位于该些沟渠之间的该基底的表面低于位于该闸极结构下方的该基底的表面一距离，且该距离大于300@sIMGCHAR!d10053.TIF@eIMG!；以及于该闸极结构的该侧形成一掺杂区。如申请专利范围第11项所述之记忆体的制造方法，其中该距离大于500@sIMGCHAR!d10054.TIF@eIMG!。如申请专利范围第12项所述之记忆体的制造方法，其中该距离大于700@sIMGCHAR!d10055.TIF@eIMG!。如申请专利范围第11项所述之记忆体的制造方法，其中移除该闸极结构的该侧的位于该些沟渠之间的部分该基底以及位于该些沟渠中的该隔离结构的方法包括：形成一图案化光阻层，以至少暴露出该闸极结构的该侧的位于该些沟渠之间的该基底以及位于该些沟渠中的该隔离结构；以及以该图案化光阻层为罩幕，进行一蚀刻制程。如申请专利范围第11项所述之记忆体的制造方法，其中该闸极结构包括依序形成于该基底上的一介电层、一浮置闸极、一闸间介电层与一控制闸极。一种记忆体的制造方法，包括：提供一基底，该基底具有平行排列的多个沟渠，其中该些沟渠中形成有一隔离结构；于该些沟渠之间形成一闸极结构；移除该闸极结构一侧的位于该些沟渠之间的部分该基底以及位于该些沟渠中的该隔离结构，以使该闸极结构的该侧的位于该些沟渠之间的该基底的表面低于位于该闸极结构下方的该基底的表面一距离，且该距离大于该些沟渠的深度的0.15倍；以及于该闸极结构的该侧形成一掺杂区。如申请专利范围第16项所述之记忆体的制造方法，其中该距离大于该些沟渠的深度的0.25倍。如申请专利范围第17项所述之记忆体的制造方法，其中该距离大于该些沟渠的深度的0.35倍。如申请专利范围第16项所述之记忆体的制造方法，其中移除该闸极结构的该侧的位于该些沟渠之间的部分该基底以及位于该些沟渠中的该隔离结构的方法包括：形成一图案化光阻层，以至少暴露出该闸极结构的该侧的位于该些沟渠之间的该基底以及位于该些沟渠中的该隔离结构；以及以该图案化光阻层为罩幕，进行一蚀刻制程。如申请专利范围第16项所述之记忆体的制造方法，其中该闸极结构包括依序形成于该基底上的一介电层、一浮置闸极、一闸间介电层与一控制闸极。