发明名称 一种半导体结构及其制造方法
摘要 一种半导体结构的制造方法,该方法包括以下步骤:提供衬底,在所述衬底上形成鳍片,该鳍片包括用于形成沟道的中心部分、以及用于形成源/漏区和源/漏扩展区的端部分;形成栅堆叠,覆盖所述鳍片的中心部分;进行轻掺杂以在所述鳍片的端部分中形成源/漏扩展区;在所述栅堆叠的侧壁形成侧墙;进行重掺杂以在所述鳍片的端部分中形成源/漏区;去除所述侧墙的至少一部分,以暴露至少部分源/漏扩展区;在所述源/漏区和源/漏扩展区暴露区域的上表面形成接触层。相应地,本发明还提供一种半导体结构。本发明通过在源/漏扩展区形成一层薄的接触层,不但可以有效地降低源/漏扩展区的接触电阻,还可以通过控制接触层的厚度来有效地控制源/漏扩展区的结深,以此抑制短沟道效应。
申请公布号 CN102832126A 申请公布日期 2012.12.19
申请号 CN201110158857.2 申请日期 2011.06.13
申请人 中国科学院微电子研究所 发明人 尹海洲;蒋葳
分类号 H01L21/336(2006.01)I;H01L29/417(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京汉昊知识产权代理事务所(普通合伙) 11370 代理人 朱海波
主权项 一种半导体结构的制造方法,该方法包括以下步骤:a)提供衬底,在所述衬底上形成鳍片(106),该鳍片(106)包括用于形成沟道的中心部分(106b)、以及用于形成源/漏区和源/漏扩展区的端部分(106a);b)形成栅堆叠,覆盖所述鳍片(106)的中心部分(106b);进行轻掺杂以在所述鳍片的端部分(106a)中形成源/漏扩展区(110a);在所述栅堆叠的侧壁形成侧墙(206);进行重掺杂以在所述鳍片的端部分(106a)中形成源/漏区(110b);c)去除所述侧墙(206)的至少一部分,以暴露至少部分源/漏扩展区(110a);d)在所述源/漏区(110b)和源/漏扩展区(110a)暴露区域的上表面形成接触层(108)。
地址 100029 北京市朝阳区北土城西路3号