一种支持芯片位置受约束限制的多项目晶圆切割方法

摘要

本发明公开了一种支持芯片位置受约束限制的多项目晶圆切割方法，根据实际生产测试要求对芯片在掩模板上进行了相对和绝对位置的约束，重新调整定义布局规划方法中模拟退火算法的总目标方程，同时，通过将大小相同或相似的需要被放置在相邻位置的芯片归属于同一个版图分组，保证了同个版图分组内的芯片或子版图分组在最终的布局规划中始终处于相邻的位置，有效地减少了模拟退火算法的迭代次数与时间，实现了芯片在特定位置约束限制下布局规划的自动化，且大大缩小了掩模板的面积，使得一个晶圆上可以切割划分出更多个掩模板，大大降低相应的成本。

主权项

一种支持芯片位置受约束限制的多项目晶圆切割方法，包括：（1）获取芯片的个数、面积以及位置摆放的信息；（2）根据步骤（1）中芯片的位置摆放信息，将形状大小相同或相似需要被放置在相邻位置的芯片归属于同一个子版图分组，将形状大小相同或相似需要被放置在相邻位置的芯片与子版图分组或者子版图分组与子版图分组归属于一个父版图分组，并构建对应的层次化版图分组信息；其中两个芯片任意一条边长度相等,则认为两者形状大小相似；（3）根据步骤（1）中芯片的位置摆放信息，获取需要被放置在特定位置的芯片或芯片版图分组在整个掩模板内部坐标系中的相对位置约束信息和绝对位置约束信息；（4）根据步骤（2）中的分组信息构建层次化的区块信息，每个芯片或者芯片版图分组都被看成为一个区块，属于某个版图分组的芯片或者子版图分组对应的区块都被看作是该版图分组对应区块的子区块，拥有子区块的区块被标记为区块组；（5）根据步骤（3）中的约束信息计算出相对位置约束惩罚项PRi和绝对位置约束惩罚项PAi：设某芯片或芯片版图分组为Ci，Ci的左边界，右边界，下边界和上边界坐标值分别为lefti，righti，bottomi和topi；当前布局规划的左边界，右边界，下边界和上边界坐标值分别LEFT，RIGHT，BOTTOM和TOP；所述的PRi的值为：1）Ci被放置在掩模板上任意位置时，PRi=0；2）Ci被放置在掩模板左上角位置时，PRi=|lefti‑LEFT|+|topi‑TOP|；Ci被放置在掩模板右上角位置时，PRi=|righti‑RIGHT|+|topi‑TOP|；Ci被放置在掩模板左下角位置时，PRi=|lefti‑LEFT|+|bottomi‑BOTTOM|；Ci被放置在掩模板右下角位置时，PRi=|righti‑RIGHT|+|bottomi‑BOTTOM|；3）Ci被放置在掩模板上边位置时，PRi=|topi‑TOP|；Ci被放置在掩模板下边位置时，PRi=|bottomi‑BOTTOM|；Ci被放置在掩模板左边位置时，PRi=|lefti‑LEFT|；Ci被放置在掩模板右边位置时，PRi=|righti‑RIGHT|；4）Ci被放置在掩模板上中心位置时，PRi=|(topi+bottomi)/2‑(TOP+BOTTOM)/2|+|(righti+lefti)/2‑（RIGHT+LEFT）/2|；设Ci下界限点坐标为（ULxi，ULyi），上界限点坐标为（URxi，URyi），当Ci设定了下界限点时Eli=1，否则Eli=0；当Ci设定了上界限点时Eri=1，否则Eri=0；设函数G（x），当x>0时，G（x）=x，当x<=0时，G（x）=0；所述的PAi的值为：1）Ci被放置在掩模板上任意位置时，PAi=0；2）Ci被放置在掩模板左上角位置时，PAi=Eli*G(ULyi‑topi)+Eli*G(ULxi‑lefti)+Eri*G(topi‑URyi)+Eri*G(lefti‑URxi)；Ci被放置在掩模板右上角位置时，PAi=Eli*G(ULyi‑topi)+Eli*G(ULxi‑righti)+Eri*G(topi‑URyi)+Eri*G(righti‑URxi)；Ci被放置在掩模板左下角位置时，PAi=Eli*G（ULyi‑bottomi）+Eli*G（ULxi‑lefti）+Eri*G（bottomi‑URyi）+Eri*G（lefti‑URxi）；Ci被放置在掩模板右下角位置时，PAi=Eli*G（ULyi‑bottomi）+Eli*G（ULxi‑righti）+Eri*G（bottomi‑URyi）+Eri*G（righti‑URxi）；3）Ci被放置在掩模板上边位置时，PAi=Eli*G（ULyi‑topi）+Eri*G（topi‑URyi）;Ci被放置在掩模板下边位置时，PAi=Eli*G（ULyi‑bottomi）+Eri*G（bottomi‑URyi）;Ci被放置在掩模板左边位置时，PAi=Eli*G（ULyi‑lefti）+Eri*G（lefti‑URyi）;Ci被放置在掩模板右边位置时，PAi=Eli*G（ULyi‑righti）+Eri*G（righti‑URyi）;4）Ci被放置在掩模板上中心位置时，PAi=Eli*G（ULyi‑bottomi）/2+Eli*G（ULxi‑lefti）/2+Eri*G（topi‑URyi）/2+Eri*G（righti‑URxi）/2；根据步骤（1）中芯片的个数和面积信息定义出含有位置约束惩罚项的总目标方程，方程表达式如下： Area = Area B + Σ i = 1 n ( E RAi * W R * P Ri + W A P Ai ) * sqrt ( Area T ) 其中，AreaB为当前随机芯片布局规划所占用掩模板的面积；n为所有芯片和芯片版图分组的数目；AreaT为所有芯片的面积和，sqrt(AreaT)为所有芯片的面积和的平方根；WR和WA分别为PRi和PAi的权重系数，WR＝2，WA=0.02；ERAi为权重开关系数，当芯片或芯片版图分组不符合绝对位置约束时，ERAi=0，否则ERAi=1；（6）根据步骤（1）的信息随机获取单个掩模板的初始布局规划，使用步骤（5）中定义的总目标方程作为模拟退火算法的目标方程，根据步骤（4）的区块信息调整区块位置，并利用模拟退火算法对布局规划进行优化求解；（7）根据步骤（6）优化求解的结果得到最优布局规划，再按照最优的布局规划去切割晶圆。