发明名称 |
一种欠压锁定电路 |
摘要 |
一种欠压锁定电路,属于电子技术领域。包括第一电阻(R1)、第二电阻(R2)和第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)以及反相器(INV1);R1和R2串联后的一端接芯片内部电源电压,另一端接M1的漏极,R1和R2的串联点接M1的栅极;M1的源极接M2和M3的漏极;M2的栅极接M1的漏极并接INV1的输入端;M3的栅极接INV1的输出端,INV1的输出端作为所述欠压锁定电路的输出端;M2和M3的源极接芯片地。本发明具有结构简单、功耗较小,节约芯片面积以及CMOS兼容性好等优点,同时具有滞回特性。 |
申请公布号 |
CN102830743A |
申请公布日期 |
2012.12.19 |
申请号 |
CN201210342537.7 |
申请日期 |
2012.09.17 |
申请人 |
电子科技大学 |
发明人 |
周泽坤;刘德尚;代高强;石跃;明鑫;王卓;张波 |
分类号 |
G05F1/56(2006.01)I |
主分类号 |
G05F1/56(2006.01)I |
代理机构 |
成都行之专利代理事务所(普通合伙) 51220 |
代理人 |
温利平 |
主权项 |
一种欠压锁定电路,包括:第一电阻(R1)、第二电阻(R2)和第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)以及反相器(INV1);第一电阻(R1)和第二电阻(R2)串联后的一端接芯片内部电源电压(VDD),另一端接第一NMOS管(M1)的漏极第一电阻(R1)和第二电阻(R2)的串联点(A)接第一NMOS管(M1)的栅极;第一NMOS管(M1)的源极接第二NMOS管(M2)和第三NMOS管(M3)的漏极;第二NMOS管(M2)的栅极接第一NMOS管(M1)的漏极并接反相器(INV1)的输入端;第三NMOS管(M3)的栅极接反相器(INV1)的输出端,反相器(INV1)的输出端作为所述欠压锁定电路的输出端;第二NMOS管(M2)和第三NMOS管(M3)的源极接芯片地(VSS)。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |