进入ASRAM芯片内部测试模式的电路

摘要

本发明的进入ASRAM芯片内部测试模式的电路，包括地址代码比较器，用于检测ASRAM芯片中地址线上的代码与预定义的验证代码是否匹配；测试模式检测器，用于判断是否进入内部测试模式；测试模式时钟生成器，用于产生用于所述测试模式译码器的时钟信号；以及测试模式译码器，用于产生测试控制信号。本发明的电路，利用ASRAM芯片中已有的pin脚，并通过一段特殊代码来触发进入其内部测试模式，降低产品测试的难度。

主权项

一种进入ASRAM芯片内部测试模式的电路，其特征在于：包括地址代码比较器、测试模式检测器、测试模式时钟生成器和测试模式译码器；所述地址代码比较器，用于检测ASRAM芯片中地址线上的代码与预定义的验证代码是否匹配；所述测试模式检测器，用于根据ASRAM芯片中写周期使能脚的输入信号、ASRAM芯片中读周期输出使能脚的输入信号和所述地址代码比较器的输出信号，判断是否进入内部测试模式，进入内部测试模式的标准为：在写周期使能脚的信号为低电平时，在读周期输出使能脚的信号中检测到2个以上连续的下降沿，在每个下降沿的同时在所述地址线都测到与预定义的地址匹配；所述测试模式时钟生成器，用于根据所述测试模式检测器的输出信号和读周期输出使能脚的输入信号，产生用于所述测试模式译码器的时钟信号；所述测试模式译码器，用于根据所述测试模式检测器的输出信号、所述测试模式时钟生成器输出的时钟信号和所述地址线脚的输入信号，产生具体的测试控制信号。