发明名称 半导体装置及其制造方法
摘要 一种半导体装置及其制造方法。在硅衬底(1)的上表面形成有构成集成电路的多个电路元件,在其上设有钝化膜(3)以及第一保护膜(3)。在硅衬底(1)的上表面周边部设有与集成电路连接的多个连接焊盘(2a、2b)。在第一保护膜(3)的除了周边部之外的上表面设有第二保护膜(7)。在第二保护膜(7)的上表面上设有螺旋形状的薄膜感应元件(11)。在该情况下,第一和第二保护膜(5、7)的合计厚度形成得比较厚,由此能够降低因硅衬底(1)中产生涡流而引起的薄膜感应元件(11)的涡流损失。
申请公布号 CN101847610B 申请公布日期 2012.12.19
申请号 CN201010143224.X 申请日期 2010.03.24
申请人 兆装微股份有限公司 发明人 三原一郎
分类号 H01L23/31(2006.01)I;H01L23/29(2006.01)I;H01L21/56(2006.01)I 主分类号 H01L23/31(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 许玉顺;胡建新
主权项 一种半导体装置,其特征在于,具备:形成有集成电路并且在周边部上设有第一连接焊盘(2a)和第二连接焊盘(2b)的半导体衬底;第一树脂膜(5),设在上述半导体衬底上;第二树脂膜(7),设在上述第一树脂膜的至少除了周边部之外的上表面上;薄膜感应元件(11),设在上述第二树脂膜上;布线(9),设在上述第一树脂膜和上述第二树脂膜上,一端部与上述第一连接焊盘(2a)连接;薄膜感应元件用布线(10),设在上述第一树脂膜和上述第二树脂膜上,一端部与上述第二连接焊盘(2b)连接,另一端部与上述薄膜感应元件的外端部连接;第一柱状电极(18),设在上述布线(9)的连接焊盘部(9a)上;以及第二柱状电极(19),设在上述薄膜感应元件的内端部上,上述第一树脂膜的厚度和上述第二树脂膜的厚度的合计是10μm~20μm。
地址 日本东京都