| 摘要 |
<p>본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에 형성된 게이트 전극, 게이트 전극과 접속된 게이트 라인을 포함하는 게이트 패턴과; 상기 게이트 패턴을 덮도록 형성되며 유기물질로 이루어지는 메인 게이트 절연막과; 상기 메인 게이트 절연막을 사이에 두고 상기 게이트 전극 및 서브 게이트 절연패턴과 중첩되는 반도체 패턴과; 상기 메인 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 반도체 패턴 상에 형성되는 소스전극 및 드레인 전극을 포함하는 소스 드레인 패턴과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극을 노출시키는 컨택홀을 가지는 보호막과; 상기 컨택홀을 통해 상기 드레인 전극과 접촉되는 화소전극과; 상기 게이트 패턴과 메인 게이트 절연막 사이에서 상기 게이트 패턴과 중첩되게 형성되며 강유전성 물질을 포함하는 서브 게이트 절연패턴을 포함한다.</p> |
