| 摘要 |
<p>본 발명은 집적회로 및 반도체 메모리 장치의 내부회로의 불량을 검출하기 위한 기술에 관한 것으로, 에러검출이 용이한 집적회로 및 반도체 메모리 장치를 제공하는 것을 그 목적으로 한다. 다수의 제1 전송라인의 데이터를 하나의 제2 전송라인에 선택적으로 전달하는 내부회로를 포함하는 집적회로 및 반도체 메모리 장치는 데이터를 선택적으로 전달하기 위한 다수의 데이터 전달부를 구비하고 있다. 다수의 데이터 전달부는 제2 전송라인에 동시에 접속되어 있으므로, 다수의 데이터 전달부 중에서 비정상적으로 동작하는 데이터 전달부가 존재할 경우에는 제2 전송라인을 공유하여 데이터를 전송하는 모든 부분에 영향을 줄 수 있다. 따라서 본 발명에서는 비정상적인 동작을 하는 데이터 전달부로 인한 에러를 조기에 검출하기 위해, 테스트 모드에서 제2 전송라인의 프리차지(PRECHARGE)전압을 노멀 프리차지 전압레벨에 비해 예정된 레벨만큼 조절해서 공급하여, 제2 전송라인의 데이터를 검출하기 위한 전압차이(ΔV)를 의도적으로 줄여주었다. 비정상적인 동작을 하는 데이터 전달부가 존재할 경우에는 제2 전송라인의 프리차지전압에 영향을 주게 되어, 데이터 검출을 위한 전압차이(ΔV)를 더욱 감소시키게 되므로 데이터 에러가 발생하게 된다. 따라서 이러한 데이터 에러의 분석을 통해서 비정상적인 데이터 전달부의 존재유무를 조기에 검출할 수 있다.</p> |
