半导体存储装置

摘要

本发明实现在长期间的数据保持特性上优越且能高效地进行读出时的数据的错误检测和纠正的半导体存储装置。在将使用了金属氧化物的可变电阻元件用于信息的存储的半导体存储装置（1）中，将在使该可变电阻元件转变成高电阻状态的情况下施加的重写电压脉冲的电压振幅设定在使得成为转变后的高电阻状态的电阻值随着时间的经过而上升的数据保持特性的电压范围内。具体地说，设定在伴随着使该电压振幅上升，转变后的高电阻状态的电阻值朝向规定的峰值上升的电压范围。而且，在利用ECC电路（106）检测出数据错误的情况下，视为本来应是低电阻状态的数据变化成了高电阻状态，将检测出错误的全部的存储单元的可变电阻元件重写成低电阻状态，对检测出错误的位进行纠正。

主权项

一种半导体存储装置，其中，具有：存储单元阵列，该存储单元阵列在行方向和列方向分别排列多个存储单元而成，该存储单元具备可变电阻元件和与所述可变电阻元件的一端的电极连接的电流限制元件而成，该可变电阻元件在可变电阻体的两端担载电极，在该两端之间给予电应力，由此由该两端间的电阻特性规定的电阻状态在二个以上不同的电阻状态间转变，将该转变后的一个电阻状态用于信息的存储，所述可变电阻元件具有随着使施加的电压脉冲的电压振幅上升而依次呈现以下电阻变化的可变电阻特性：第一电阻变化，在该电压振幅处于第一电压范围时电阻值未从低电阻状态较大地变化而是大致固定；第二电阻变化，在该电压振幅处于第二电压范围时电阻值朝向规定的峰值上升；以及第三电阻变化，在该电压振幅处于第三电压范围时电阻值从所述峰值朝向所述低电阻状态的电阻值减少，所述半导体存储装置具备控制电路，该控制电路控制以下动作：编码动作，对具有多个位的信息位实施纠错编码，生成位长度比所述信息位长的编码数据；第一重写动作，对与所述编码数据的第一逻辑值的位对应的被选择出的所述存储单元的所述可变电阻元件的两端的电极施加第一极性的重写电压脉冲，使所述可变电阻元件转变成所述低电阻状态；第二重写动作，对与所述编码数据的第二逻辑值的位对应的被选择出的所述存储单元的所述可变电阻元件的两端的电极，施加极性与所述第一极性相反、电压振幅处于所述第二电压范围内的重写电压脉冲，使所述可变电阻元件转变成高电阻状态；读出动作，对与所述编码数据对应的多个被选择出的所述存储单元的所述可变电阻元件的两端的电极施加读出电压脉冲，读出该选择出的所述存储单元的所述电阻状态，作为所述编码数据读出；以及，译码动作，对由所述读出动作读出的所述编码数据的错误进行检测，纠正检测出错误的位，所述控制电路在所述译码动作中检测到读出的编码数据的错误的情况下，选择与该错误的错误位置对应的所述存储单元，对与该错误位置对应的全部的所述存储单元执行所述第一重写动作，控制对所述存储单元阵列中存储的所述编码数据的纠正写入动作。