动态时隙分配TDMA实现装置

摘要

本发明专利涉及一种时隙分配TDMA实现装置，特别是一种动态时隙分配TDMA实现装置。为解决现有编码系统效率低的问题。在TDMA通信系统上采用动态时隙调度方法。主端发送给从端是主端根据各从端设备需要传送数据的优先级和数据的长度调度，广播给各个从端。上行数据的时隙调度是主端根据从端上一帧上传的优先级和需要上传数据的长度来统一安排给本从端这一帧上传时隙的时间。本从端根据主端给本端的时隙的大小来安排适当的数据进行上传。可广泛应用在EoC系统、无线通信系统、光纤模拟通信系统上。

主权项

动态时隙分配TDMA实现装置，包括局端设备、用户端设备；局端设备和用户端设备均由SOC芯片、高速AD/DA转换芯片、PHY芯片、SDRAM芯片和FlashROM芯片构成；其中，SOC芯片：由SDRAM接口、FLASH接口、MAC接口、USB接口、UART、GPIO、PLL模块和动态可重构加速引擎组成；其中，动态可重构加速引擎，其特征在于：包括加密、解密层：加密/解密加速引擎、网络入侵控制加速引擎；MAC层：信道安排，包括优先级、带宽和时隙安排TDMA加速引擎；PHY层：由测距、突发传输、前向纠错、信道评估和功率控制加速引擎组成；编码解码层：由OFDM调制、QAM调制或QPSK调制和AD9865接口加速引擎组成；局端设备、用户端设备之间通信采用主从动态时隙分配的TDMA方式；其特征是：下行数据包括下行信令和下行数据两部分；上行数据包括上行信令和上行数据两部分；局端设备和用户端设备协商采用点名与添加协商两种模式。