| 摘要 |
본 발명은 염가이면서 신호 전송의 지연도 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 그 목적으로 한다. 복수의 반도체칩(2a, 2b)과, 반도체칩(2a, 2b) 사이를 전기적으로 접속하기 위한 칩간 접속 배선(4)과 그 칩간 접속 배선(4)에 접속된 칩 접속용 패드(5)가 동일한 면측에 형성된 반도체 기판(3)과, 랜드(6)를 갖는 배선 기판(7)을 구비하고, 반도체칩(2a, 2b)은 그 주면이 제1 접속 단자(8, 9)를 통해 칩 접속용 패드(5)에 접속되어 반도체 기판(3)에 탑재되어 있고, 반도체칩(2a, 2b)의 주면에서 반도체 기판(3)과 대향되지 않은 부분에는 외부 접속용 패드(13)가 형성되고, 이 외부 접속용 패드(13)는 제2 접속 단자(12)를 통해 배선 기판(7)의 랜드(6)와 접속되어 있다. |
