发明名称 Lead frame for fabricating semiconductor package and Method for fabricating semiconductor package using the same
摘要 본 발명은 몰딩 공정후 서로 교번 배열을 이루며 일체로 연결된 리드들을 독립적인 리드가 되도록 에칭할 때, 에칭액에 의하여 독립적으로 분리된 리드가 손상되는 것을 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법에 관한 것이다. 즉, 본 발명은 다수의 제1인너리드 및 제1아우터리드가 연결바의 안쪽면 및 바깥쪽면에 각각 일체로 연결된 상태에서, 그 일체로 연결된 부분의 저면을 에칭 처리하여, 제1인너리드 및 제1아우터리드가 연결바에 일체로 연결된 부분의 두께를 감소시키고, 두께가 감소된 제1인너리드와 연결바간의 연결부분 및 제1아우터리드와 연결바간의 연결부분을 몰딩 컴파운드 수지로 몰딩하여 외부로 노출되지 않도록 하고, 동시에 연결바의 저면만이 노출되도록 한 후, 노출된 연결바만을 에칭 공정을 통하여 용이하게 제거할 수 있도록 함으로써, 종래의 에칭 공정에 의하여 제1인너리드 및 제1아우터리드의 일부분까지 제거되는 것을 방지하여, 일정한 면적의 단자면을 제공할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법을 제공하고자 한 것이다.
申请公布号 KR101209472(B1) 申请公布日期 2012.12.07
申请号 KR20110019265 申请日期 2011.03.04
申请人 发明人
分类号 H01L23/495 主分类号 H01L23/495
代理机构 代理人
主权项
地址