| 发明名称 | 一种隔离区、半导体器件 | ||
| 摘要 | 一种隔离区(142)，所述隔离区(142)包括嵌于半导体基底(100)中的第一凹槽和填充所述第一凹槽的绝缘层，所述第一凹槽包括第一侧壁(122)、底壁和由所述底壁延伸并接于所述第一侧壁(122)的第二侧壁(124)，所述第一侧壁(122)与所述半导体基底(100)的法线间的夹角大于标准值。一种隔离区(142)的形成方法，包括：在半导体基底(100)上形成第一沟槽，所述第一沟槽的侧壁(122)与所述半导体基底(100)的法线间的夹角大于标准值；在所述侧壁(122)上形成掩膜，利用所述掩膜在半导体基底(100)上形成第二沟槽；形成绝缘层，以填充所述第一沟槽和所述第二沟槽。一种半导体器件及其形成方法，在所述半导体器件中，在承载用以形成源漏区的半导体层(146)的第二凹槽(144)和所述第一侧壁(122)和所述第二侧壁(124)之间夹有所述半导体基底材料。利于减少漏电。 | ||
| 申请公布号 | CN202585379U | 申请公布日期 | 2012.12.05 |
| 申请号 | CN201190000051.4 | 申请日期 | 2011.02.18 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 尹海洲;朱慧珑;骆志炯 |
| 分类号 | H01L21/76(2006.01)I | 主分类号 | H01L21/76(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 隔离区，所述隔离区包括第一凹槽和填充所述第一凹槽的绝缘层，所述第一凹槽嵌于半导体基底中，所述第一凹槽包括第一侧壁、底壁和由所述底壁延伸并接于所述第一侧壁的第二侧壁，其特征在于：所述第一侧壁与所述半导体基底的法线间的夹角大于标准值；所述第一侧壁与所述半导体基底的法线间的夹角为5°～20°。 | ||
| 地址 | 100029 中国北京市朝阳区北土城西路3号 | ||