| 发明名称 | 叠层集成电路存储器 | ||
| 摘要 | 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。 | ||
| 申请公布号 | CN1525485B | 申请公布日期 | 2012.12.05 |
| 申请号 | CN200310102636.9 | 申请日期 | 1998.04.03 |
| 申请人 | 格伦·J·利迪 | 发明人 | 格伦·J·利迪 |
| 分类号 | G11C11/00(2006.01)I;G11C11/34(2006.01)I;G11C5/00(2006.01)I | 主分类号 | G11C11/00(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 刘国伟 |
| 主权项 | 一种叠层集成电路存储器，其包含：第一衬底，其上形成有存储器电路和包括控制逻辑的电路中的任一者；键合到所述第一衬底上的第二衬底，从而在所述第一衬底和所述第二衬底之间形成垂直互连，其中所述第二衬底是其上形成有所述存储器电路和所述包括控制逻辑的电路中的另一者的经减薄的、基本上柔软的衬底；净应力低于5×108达因/cm2的介电层；其中，所述第一衬底和所述第二衬底中的至少之一包括穿透所述第一衬底和所述第二衬底中的所述至少之一的垂直互连；其中，所述第一衬底和所述第二衬底中的至少之一是自半导体晶片或其一部分形成的。 | ||
| 地址 | 美国怀俄明 | ||