先进先出缓冲器

摘要

一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路。该电路包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元。读取指针电路和写入指针电路都使用格雷编码。存储器电路还包括复制写入指针电路(30)，其写入指针地址与写入指针电路(16)同步地加1，并且其起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于FIFO存储器(10)大小的多个地址存储单元。比较器(34)将读取指针电路地址与复制写入指针电路地址进行比较以确定FIFO存储器的满状态。

主权项

一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路，包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元，其中，所述读取指针电路和写入指针电路都使用格雷编码；以及其中，所述存储器电路还包括复制写入指针电路(30)，复制写入指针电路(30)的复制写入指针地址与所述写入指针电路(16)的写入指针电路地址同步地加1，并且复制写入指针电路(30)的起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于所述FIFO存储器(10)大小的多个地址存储单元；以及其中，所述存储器电路还包括比较器(34)，用于将读取指针电路的读取指针电路地址与所述复制写入指针地址进行比较以确定所述FIFO存储器的满状态。