伴随式计算装置及解码器

摘要

本发明适用于电子技术领域，提供了一种伴随式计算装置，应用于BCH解码器，所述伴随式计算装置包括：最小多项式求余单元，包括p(p为正整数)路求余子单元，每路求余子单元用于根据输入的码字，计算输出码字的最小多项式余式；多路控制单元，用于暂存所述最小多项式求余单元所产生的中间数据，并将所述最小多项式余式交由所述伴随式运算单元处理；伴随式运算单元，用于根据所述最小多项式余式计算获取伴随式。本发明还相应的提供一种包括上述装置的解码器。借此，本发明的装置延时较短，可实现电路的多路复用，在整体上节约了面积。

主权项

一种伴随式计算装置，应用于BCH解码器，其特征在于，所述伴随式计算装置包括：最小多项式求余单元，包括p(p为正整数)路求余子单元，每路求余子单元用于根据输入的码字，计算输出码字的最小多项式余式；多路控制单元，用于暂存所述最小多项式求余单元所产生的中间数据，并将所述最小多项式余式交由伴随式运算单元处理；伴随式运算单元，用于根据所述最小多项式余式计算获取伴随式。