| 发明名称 | 用于低复杂性指令预取系统的方法和设备 | ||
| 摘要 | 当指令高速缓冲存储器中发生未命中时，使用使未命中率、存储器存取带宽和功率使用最小化的预取技术。所述预取技术中的一种预取技术在发生未命中时操作。接收获取地址在指令高速缓冲存储器中未命中的通知。分析引起所述未命中的所述获取地址以确定所述获取地址的属性，且基于所述属性，预取指令线。所述属性可指示所述获取地址是非循序操作的目标地址。另一个属性可指示所述获取地址是非循序操作的目标地址，且所述目标地址有大于X％进入高速缓冲存储器线中。其它属性可指示所述获取地址是所述指令高速缓冲存储器中的偶地址。可组合此些属性以确定是否进行预取。 | ||
| 申请公布号 | CN101548266B | 申请公布日期 | 2012.12.05 |
| 申请号 | CN200780044777.6 | 申请日期 | 2007.12.03 |
| 申请人 | 高通股份有限公司 | 发明人 | 迈克尔·威廉·莫罗;詹姆斯·诺里斯·迪芬德尔弗尔 |
| 分类号 | G06F9/38(2006.01)I;G06F12/08(2006.01)I | 主分类号 | G06F9/38(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 刘国伟 |
| 主权项 | 一种用于指令预取的方法，其包含：接收获取地址在指令高速缓冲存储器(203)中未命中的通知；以及确定(312)引起所述未命中的所述获取地址的属性；其特征在于还包括：当所述属性指示下列中的一个或者多个时，将与所述获取地址相关联的下一连续指令线预取(316)入所述指令高速缓冲存储器中：所述获取地址为非循序操作的目标地址；所述获取地址为非循序操作的目标地址并且所述目标地址为进入高速缓冲存储器线中大于或等于阈值X％的地址；以及所述获取地址为所述指令高速缓冲存储器(203)中的偶地址。 | ||
| 地址 | 美国加利福尼亚州 | ||