封装基板以及晶片封装构造

摘要

本发明提供一种用以承载一晶片之封装基板。该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上并电连接该晶片。该导电层包含一第一引线以及一第二引线。该第二引线相邻该第一引线，该第二引线具有一平面区。该平面区包含一邻近区邻近该第一引线，并且该邻近区设置至少一沟槽使该邻近区形成至少一子引线。

主权项

一种封装基板，用以承载一晶片，该封装基板包含：一可挠性介电层；以及一导电层，设置于该可挠性介电层上并电连接该晶片，该导电层包含：一第一引线；以及一第二引线，相邻该第一引线，该第二引线具有一平面区，该平面区包含一邻近区邻近该第一引线，并且该邻近区设置至少一沟槽使该邻近区形成至少一子引线。如申请专利范围第1项所述之封装基板，其中该第一引线具有一第一线宽，该至少一子引线具有一第二线宽，该第二线宽介于0.5倍该第一线宽与10倍该第一线宽之间。如申请专利范围第1项所述之封装基板，其中该至少一沟槽系长边平行该第一引线延伸方向之四方形槽孔。如申请专利范围第1项所述之封装基板，其中该至少一沟槽系藉由蚀刻方式形成于该第二引线之该邻近区。如申请专利范围第4项所述之封装基板，其中该至少一沟槽、该第一引线以及该第二引线系藉由同一蚀刻制程所形成。如申请专利范围第1项所述之封装基板，其中该第二引线另具有一线段区，该线段区连接该平面区。如申请专利范围第1项所述之封装基板，其中该第二引线系一虚置图案。一种封装基板，用以承载一晶片，该封装基板包含：一可挠性介电层；以及一导电层，设置于该可挠性介电层上并电连接该晶片，该导电层包含：一引线，具有一平面区以及一线段区，该线段区连接该平面区，该平面区包含一邻近区邻近该线段区，该邻近区设置至少一沟槽使该邻近区形成至少一子引线。如申请专利范围第8项所述之封装基板，其中该线段区具有一第一线宽，该至少一子引线具有一第二线宽，该第二线宽介于0.5倍该第一线宽与10倍该第一线宽之间。如申请专利范围第8项所述之封装基板，其中该至少一沟槽系长边平行该线段区延伸方向之四方形槽孔。如申请专利范围第8项所述之封装基板，其中该至少一沟槽系藉由蚀刻方式形成于该邻近区。如申请专利范围第11项所述之封装基板，其中该至少一沟槽、该平面区以及该线段区系藉由同一蚀刻制程所形成。一种晶片封装构造，包含：一封装基板，包含：一可挠性介电层；以及一导电层，设置于该可挠性介电层上，该导电层进一步包含一第一引线以及一第二引线，该第二引线相邻该第一引线并具有一平面区，该平面区包含一邻近区邻近该第一引线，并且该邻近区设置至少一沟槽使该邻近区形成至少一子引线；以及一晶片，承载于该封装基板上，并电连接该导电层。如申请专利范围第13项所述之晶片封装构造，其中该第一引线具有一第一线宽，该至少一子引线具有一第二线宽，该第二线宽介于0.5倍该第一线宽与10倍该第一线宽之间。如申请专利范围第13项所述之晶片封装构造，其中该至少一沟槽系为长边平行该第一引线延伸方向之四方形槽孔。如申请专利范围第13项所述之晶片封装构造，其中该至少一沟槽系藉由蚀刻方式形成于该第二引线之该邻近区。如申请专利范围第16项所述之晶片封装构造，其中该至少一沟槽、该第一引线以及该第二引线系藉由同一蚀刻制程所形成。如申请专利范围第13项所述之晶片封装构造，其中该第二引线另具有一线段区，该线段区连接该平面区。如申请专利范围第13项所述之晶片封装构造，其中该第二引线系一虚置图案。一种晶片封装构造，包含：一封装基板，包含：一可挠性介电层；以及一导电层，设置于该可挠性介电层上，该导电层进一步包含一引线，该引线具有一平面区以及一线段区，该线段区连接该平面区，该平面区包含一邻近区邻近该线段区，该邻近区设置至少一沟槽使该邻近区形成至少一子引线；以及一晶片，承载于该封装基板上，并电连接该导电层。如申请专利范围第20项所述之晶片封装构造，其中该线段区具有一第一线宽，该至少一子引线具有一第二线宽，该第二线宽介于0.5倍该第一线宽与10倍该第一线宽之间。如申请专利范围第20项所述之晶片封装构造，其中该至少一沟槽系为长边平行该线段区延伸方向之四方形槽孔。如申请专利范围第20项所述之晶片封装构造，其中该至少一沟槽系藉由蚀刻方式形成于该邻近区。如申请专利范围第23项所述之晶片封装构造，其中该至少一沟槽、该平面区以及该线段区系藉由同一蚀刻制程所形成。