| 摘要 |
Einige Ausführungsformen der vorliegenden Offenbarung betreffen eine Abtastverstärkerarchitektur, die schnelle und präzise Lesevorgänge ermöglicht. Die Abtastverstärkerarchitektur umfasst einen Verstärker mit gefalteter Kaskode für ihre erste Abtastverstärkerstufe und eine Vorladeschaltung zum Schaffen einer Vorladebedingung für eine Abtastleitung und eine Referenz-Abtastleitung des Abtastverstärkers. Die Vorladeschaltung und der Verstärker mit gefalteter Kaskode umfassen jeweils einen oder mehrere Kaskodentransistoren, welche die gleiche Größe aufweisen und die gleiche Vorspannungsspannung an einem ihrer Gatter empfangen. Diese Architektur sieht schnelle und präzise Lesevorgänge auf einer relativ kleinen Grundfläche vor und sieht dadurch einen guten Kompromiss zwischen Kosten und Leistungsfähigkeit vor.
|
