发明名称 |
一种基于FPGA和ARM的数据传输方法及系统 |
摘要 |
本发明涉及一种基于FPGA和ARM的数据传输方法及系统,系统采用并行总线机制传输数据,它包括数据采集模块、FPGA模块、片外缓存模块和ARM控制模块。FPGA模块包括、片外缓存控制器、FPGA处理器和双向双时钟的片上缓存单元。数据传输的方法是数据采集模块将采集到的数据传输出给FPGA模块的数据采集缓冲单元;片外缓存控制器读取数据采集缓冲单元中的数据,并传输给片外缓存模块内存储;片外缓存控制器读取片外缓存模块中的数据,并传输给片上缓存单元内存储;ARM控制模块在其内置的存储控制器的控制下读取片外缓存模块中的数据,实现与FPGA模块之间的数据通信。本发明可以将采集的数据高速实时传输给上位计算机,满足如特高压电晕电流源数据传输等应用领域的要求。 |
申请公布号 |
CN102801593A |
申请公布日期 |
2012.11.28 |
申请号 |
CN201210043801.7 |
申请日期 |
2012.02.23 |
申请人 |
中国电力科学研究院;袁海文 |
发明人 |
刘元庆;杨庆华;刘颖异;袁海文;陆家榆;崔勇 |
分类号 |
H04L12/40(2006.01)I;H04L5/14(2006.01)I |
主分类号 |
H04L12/40(2006.01)I |
代理机构 |
北京纪凯知识产权代理有限公司 11245 |
代理人 |
徐宁;关畅 |
主权项 |
一种基于FPGA和ARM的数据传输方法,其特征在于,包括以下步骤:1)设置一采用并行总线传输机制的片上嵌入式系统,它包括一数据采集模块、一FPGA模块、一片外缓存模块和一ARM控制模块;FPGA模块内设置一数据采集缓冲单元、一片外缓存控制器、一FPGA处理器、一双向双时钟的片上缓存单元和一时钟控制器;将片上嵌入式系统通过其内置的网络接口与一上位计算机建立通讯连接;2)片上嵌入式系统的数据采集模块将采集到的数据传输给FPGA模块的数据采集缓冲单元;3)FPGA模块的FPGA处理器控制片外缓存控制器读取数据采集缓冲单元中的数据,并将数据传输至片外缓存模块内存储;4)在上位计算机发出数据读取指令后,FPGA处理器控制片外缓存控制器读取片外缓存模块内的数据,并将数据传输至片上缓存单元内存储;5)ARM控制模块在其内部存储控制器的控制下,读取片上缓存单元内的数据,并将数据通过网络接口传输给上位计算机。 |
地址 |
100192 北京市海淀区清河小营东路15号 |