动态雷达信号模拟器

摘要

本发明公开了一种动态雷达信号模拟器，该模拟器包括PC计算机、USB总线交互模块、FPGA控制与存储模块、数据输出与输入模块，PC计算机实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机通过USB总线交互模块将数据和指令传输给FPGA控制与存储模块；FPGA控制与存储模块包括FPGA控制芯片、用来存储和转发的RAM和Flash Memory，FPGA控制芯片通过RAM作为数据转发通道，实现对Flash Memory的读写以及模拟数据输出；数据输出与输入模块通过长线发送器和长线接收器实现数据的输出与输入。本发明可以实时实现雷达模拟数据的生成以及时钟选择、波形输出参数、数据输出格式等控制信息的设置，灵活性好，满足了雷达信号模拟器个性化和实时性的需求。

主权项

一种动态雷达信号模拟器，其特征在于：该模拟器包括PC计算机(1)、USB总线交互模块(2)、FPGA控制与存储模块(3)、数据输出与输入模块(4)，PC计算机(1)实现模拟信号数据的写入、时钟的选择，以及波形输出参数、数据输出格式控制信息的设置；PC计算机(1)通过USB总线交互模块(2)将数据和指令传输给FPGA控制与存储模块(3)；FPGA控制与存储模块(3)包括FPGA控制芯片(31)、用来存储和转发的RAM(32)和Flash Memory(33)，FPGA控制芯片(31)通过RAM(32)作为数据转发通道，实现对Flash Memory(33)的读写以及模拟数据输出；数据输出与输入模块(4)通过长线发送器和长线接收器实现数据的输出与输入；所述模拟信号类型包括线性调频信号、回波脉冲信号、噪声信号、外场数据；输出格式包括并行方式1、并行方式2、串行方式；PC计算机(1)中数据类型为复数形式的时候，分为I路和Q路两路正交信号：I路16位数据，Q路16位数据；输出采用能降低共模干扰的差分输出的方式；输出格式有：并行方式1，并行方式2，串行方式；其中，并行方式1：输出形式：I路，16位差分；Q路，16位；时钟，2位差分，分别和I路、Q路连接；MO脉冲，1位差分，每个脉冲重复周期输出一个M0脉冲作为标示脉冲；并行方式2：输出形式：I路，16位差分，I路和Q路信号时分复用输出；Q路，空置；时钟，1位差分；M0脉冲，1位差分；串行方式：输出形式：输出串行信号：1位差分；时钟，1位差分；W0脉冲：1位差分；M0脉冲：1位差分。