| 发明名称 | 具有贯通电极的半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种具有贯通电极的半导体器件及其制造方法。该半导体器件包括：第一绝缘膜，形成在半导体基板的第一主面上；电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的至少一部分具有不存在上述导电膜的空区域；外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；以及贯通电极，形成在从上述半导体基板的上述第二主面侧开至上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接。在具有上述电极焊盘的上述空区域中存在上述第一绝缘膜，在上述空区域中存在的上述第一绝缘膜与上述电极焊盘在贯通电极侧的阶梯差为上述电极焊盘的厚度以下。 | ||
| 申请公布号 | CN101937894B | 申请公布日期 | 2012.11.28 |
| 申请号 | CN201010214701.7 | 申请日期 | 2010.06.24 |
| 申请人 | 株式会社东芝 | 发明人 | 早崎裕子;萩原健一郎 |
| 分类号 | H01L23/485(2006.01)I;H01L27/146(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/485(2006.01)I |
| 代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 陈萍 |
| 主权项 | 一种半导体器件，包括：第一绝缘膜，形成在半导体基板的第一主面上；电极焊盘，形成在上述第一主面上的上述第一绝缘膜内，上述电极焊盘包括导电膜，并在该导电膜的图案具有不存在上述导电膜的空区域；外部连接端子，形成在上述半导体基板的与上述第一主面相对的第二主面上；以及贯通电极，形成在从上述半导体基板的上述第二主面侧开孔并到达上述电极焊盘的贯通孔内，上述贯通电极将上述电极焊盘与上述外部连接端子电连接；在上述电极焊盘所具有的上述空区域中存在上述第一绝缘膜，存在于上述空区域中的上述第一绝缘膜与上述电极焊盘在贯通电极侧的阶梯差为上述电极焊盘的厚度以下。 | ||
| 地址 | 日本东京都 | ||