发明名称 一种并联型有源电力滤波器可置位硬件保护装置
摘要 本发明涉及有源电力滤波器的硬件保护装置,具体为一种有源电力滤波器可置位硬件保护装置,包括智能功率模块IPM故障保护及报警电路、智能功率模块IPM直流侧电容过压保护及报警电路、故障信号处理电路和智能功率模块IPM故障信号四合一电路,成功的解决APF中IPM自带的保护电路故障时不置位和现有技术对IPM直流侧的大电容过压不能有效保护的问题,且电路简单,易于维护。
申请公布号 CN102801141A 申请公布日期 2012.11.28
申请号 CN201210261069.0 申请日期 2012.07.26
申请人 太原理工大学 发明人 李岚;康增尚;曹效霞
分类号 H02H7/16(2006.01)I;H02J3/01(2006.01)I 主分类号 H02H7/16(2006.01)I
代理机构 太原科卫专利事务所(普通合伙) 14100 代理人 朱源
主权项 一种并联型有源电力滤波器可置位硬件保护装置,其特征在于包括智能功率模块IPM故障保护及报警电路、智能功率模块IPM直流侧电容过压保护及报警电路、故障信号处理电路和智能功率模块IPM故障信号四合一电路;其中智能功率模块IPM故障信号四合一电路含有四个光电耦合器PC817,四个光电耦合器PC817的1管脚分别连接着15V的直流电,四个光电耦合器PC817的2管脚分别和智能功率模块IPM四路故障信号UF0、VF0、WF0、NF0连接,四个光电耦合器PC817的3管脚接地,四个光电耦合器PC817的4管脚相连接且输出Fault信号;智能功率模块IPM保护及报警电路中包括IPM故障信号输入模块、复位模块、和故障信号输出模块,IPM故障信号输入模块含有第一74LS00芯片,第一74LS00芯片的1管脚和故障信号输出模块连接,2管脚和复位模块连接,第一74LS00芯片的3、4管脚相互连接,第一74LS00芯片的5管脚经第一电阻(RP1)连接在5V的直流电压上且输入Fault信号,第一74LS00芯片的6管脚和1管脚连接,第一74LS00芯片的7管脚接地,第一74LS00芯片的14管脚接在5V的直流电压上,复位模块含有第一复位按钮(H_CLS1)以及和第一复位按钮(H_CLS1)并联的电解电容(CP1),电解电容(CP1)的正极经第二电阻(RP2)连接在5V的直流电上,电解电容(CP1)的正极并且和第一74LS00芯片的2管脚连接,电解电容(CP1)的负极接地,故障信号输出模块含有第一NPN三极管(Q1),第一NPN三极管(Q1)的基极通过第三电阻(RP3)和负极通过第五电阻(RP5)接地的第一发光二极管(DP1)的正极连接,第一发光二极管(DP1)的正极和IPM故障信号输入模块中的第一74LS00芯片的1管脚连接,第一NPN三极管(Q1)的集电极通过第四电阻(RP4)连接在3.3V的直流电上,集电极上输出信号F0,第一NPN三极管(Q1)的发射极接地;智能功率模块IPM直流侧电容过压保护及报警电路含有电压比较器LM393和光电耦合器TLP521‑2,电压比较器LM393的3引脚连接着测定IPM直流侧电容电压的电压霍尔传感器,电压比较器LM393的2引脚经第六电阻(RP6)连接着5V的直流电,电压比较器LM393的2引脚和第六电阻(RP6)之间连接着可调电阻(RP7),可调电阻(RP7)的另一端接地,电压比较器LM393的4引脚接地,8引脚接15V的直流电,电压比较器LM393的1引脚经第八电阻(RP8)和电压比较器LM393的8引脚连接,电压比较器LM393的1引脚同时和光电耦合器TLP521‑2的1引脚连接,光电耦合器TLP521‑2的2引脚和3引脚相连,光电耦合器TLP521‑2的4引脚经第九电阻(RP9)接地,光电耦合器TLP521‑2的5引脚和蜂鸣器(U1)一端连接,蜂鸣器(U1)的另一端经第二发光二极管(DP2)接地,光电耦合器TLP521‑2的6引脚接3.3V的直流电,光电耦合器TLP521‑2的7引脚接地,光电耦合器TLP521‑2的8引脚经第十电阻(RP10)接3.3V的直流电,第十电阻(RP10)两端并联第三个二极管(DP3),第三个二极管(DP3)的负极接3.3V的直流电,第三个二极管(DP3)的正极接第四个二极管(DP4)的负极,第四个二极管(DP4)的正极接地,光电耦合器TLP521‑2的8引脚输出信号F1;故障信号处理电路中含有第二74LS00芯片、第二NPN三极管(Q2),第二74LS00芯片的1管脚和6管脚相连,第二74LS00芯片的2管脚经第二复位开关(H_CLS2)接地,第二复位开关(H_CLS2)和第二74LS00芯片的2管脚的连接端通过第十一电阻(RP11)和5V的直流电连接,第二74LS00芯片的3管脚和4管脚连接,第二74LS00芯片的5管脚和8管脚连接,第二74LS00芯片的7管脚接地,第二74LS00芯片的9管脚、10管脚和11管脚相连,第二74LS00芯片的12管脚输入信号F0,13管脚输入信号F1,第二74LS00芯片的14管脚接5V的直流电,第七发光二极管(DP7)的正极接第二74LS00芯片的1管脚,第七发光二极管(DP7)的负极经第十四电阻(RP14)接地,第二NPN三极管(Q2)的基极经第十二电阻(RP12)和第二74LS00芯片的1管脚连接,第二NPN三极管(Q2)的发射极接地,集电极通过第十三电阻(RP13)和3.3V直流电连接,第十三电阻(RP13)两端并联第五个二极管(DP5),第五个二极管(DP5)的负极和3.3V直流电连接,第五个二极管(DP5)的正极和第六个二极管(DP6)的负极连接,第六个二极管(DP6)的正极接地,第二NPN三极管(Q2)的集电极输出信号PDPINT且与APF中DSP2812的PDPINT端口连接。
地址 030024 山西省太原市万柏林区迎泽西大街79号太原理工大学电气与动力工程学院
您可能感兴趣的专利