| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 一种半导体器件及其制造方法。其中，该方法包括：提供半导体层，所述半导体层形成于绝缘层上；在所述半导体层上形成掩膜图形，所述掩膜图形暴露部分区域的所述半导体层；将暴露区域的所述半导体层去除确定高度，以形成凹槽；在所述掩膜图形和所述凹槽中形成栅堆叠；去除所述掩膜图形，以暴露所述栅堆叠的部分侧壁。既利于满足对SOI厚度的精度要求，相对于具有相同的栅堆叠处SOI厚度的器件，还可以相应地增加源漏区的厚度，利于降低源漏区的寄生电阻。 | ||
| 申请公布号 | CN102800620A | 申请公布日期 | 2012.11.28 |
| 申请号 | CN201110137573.5 | 申请日期 | 2011.05.24 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 骆志炯;尹海洲;朱慧珑 |
| 分类号 | H01L21/762(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L21/762(2006.01)I |
| 代理机构 | 北京市立方律师事务所 11330 | 代理人 | 张磊 |
| 主权项 | 一种半导体器件的制造方法，包括：提供半导体层，所述半导体层形成于绝缘层上；在所述半导体层上形成掩膜图形，所述掩膜图形暴露部分区域的所述半导体层；将暴露区域的所述半导体层去除确定高度，以形成凹槽；在所述掩膜图形和所述凹槽中形成栅堆叠；去除所述掩膜图形，以暴露所述栅堆叠的部分侧壁。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||