Turbo码并行译码器的QPP内交织器及其交织方法

摘要

一种移动通信技术领域的用于Turbo码并行译码器的QPP内交织器及其交织方法，该内交织器包括：第一交织单元、第二交织单元和存储单元，第一交织单元用于计算出第一个小码块的交织地址并输出至第二交织单元，第二交织单元依据第一个小码块的外信息在交织时待写入的内存块的块号并结合存储单元输出的计算参数来快速计算出其余小码块的外信息在交织时待写入的内存块的块号。本发明能快速地产生并行的无冲突的交织地址，能提高处理速度，适应了Turbo的高速并行要求，该方法只需要少量的存储资源，也不增加译码延迟，而且非常容易实现。

主权项

1.一种用于Turbo码并行译码器的QPP内交织器，其特征在于，包括：第一交织单元、第二交织单元和存储单元，其中：第一交织单元用于计算出第一个小码块的交织地址并输出至第二交织单元，第二交织单元依据第一个小码块的外信息在交织时待写入的内存块的块号并结合存储单元输出的计算参数来快速计算出其余小码块的外信息在交织时待写入的内存块的块号；所述交织地址包括第一个小码块的外信息在交织时待写入的内存块的块号以及写入该内存块的地址；所述的QPP内交织器通过以下方式进行交织：步骤一、确定并行度为W，则每个小码块的长度为M，其中W与M都为整数，且要满足K＝W*M，K为码长；步骤二、按递推法生成第一个小码块的交织地址∏(i)，i为对应的时刻，0≤i＜M；步骤三、通过为的商，为的余数求出该交织地址所对应的外信息在交织时待写入的内存块的块号以及写入该内存的地址$0\le \mathrm{Ram}\_{\mathrm{idx}}_i^1<W;$步骤四、其余(W-1)个小码块在时刻i的交织地址所对应的外信息在交织时待写入的内存块的地址$\mathrm{Ram}\_{\mathrm{addr}}_i^j=\mathrm{Ram}\_{\mathrm{addr}}_i^1,$其中2≤j≤W；步骤五、根据$\mathrm{Ram}\_{\mathrm{idx}}_i^j=(\mathrm{Ram}\_{\mathrm{idx}}_i^{j-1}+h_i^j)\mathrm{mod}\left(W\right),$其中：$h_i^j=h_{i-1}^j+2f_2,$求出其余(W-1)个小码块在时刻i的交织地址所对应的外信息在交织时待写入的内存块的块号步骤六、根据以上步骤生成的Ram_addr_i和Ram_idx_i将外信息无冲突的写入W个内存块内，完成交织过程。