发明名称 |
非易失性存储器件及其制造方法 |
摘要 |
本发明公开了一种非易失性存储器件,包括:半导体衬底,所述半导体衬底具有外围电路区和单元区,其中,半导体衬底的单元区在高度上比半导体衬底的外围电路区低;控制栅结构,所述控制栅结构设置在半导体衬底的单元区之上,且包括与多个控制栅电极交替层叠的多个层间电介质层;第一绝缘层,所述第一绝缘层覆盖形成有控制栅结构的半导体衬底的单元区;选择栅电极,所述选择栅电极设置在第一绝缘层之上;以及外围电路器件,所述外围电路器件设置在半导体衬底的外围电路区之上。 |
申请公布号 |
CN102800676A |
申请公布日期 |
2012.11.28 |
申请号 |
CN201110279511.8 |
申请日期 |
2011.09.20 |
申请人 |
海力士半导体有限公司 |
发明人 |
朴丙洙 |
分类号 |
H01L27/115(2006.01)I;H01L21/768(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
郭放;许伟群 |
主权项 |
一种非易失性存储器件,包括:半导体衬底,所述半导体衬底具有外围电路区和单元区,其中,所述半导体衬底的单元区在高度上比所述半导体衬底的外围电路区低;控制栅结构,所述控制栅结构设置在所述半导体衬底的单元区之上,且包括与多个控制栅电极交替层叠的多个层间电介质层;第一绝缘层,所述第一绝缘层覆盖所述半导体衬底的形成有所述控制栅结构的单元区;选择栅电极,所述选择栅电极设置在所述第一绝缘层之上;以及外围电路器件,所述外围电路器件设置在所述半导体衬底的外围电路区之上。 |
地址 |
韩国京畿道 |