浮点数累加电路及其实现方法

摘要

本发明实施例公开了一种浮点数累加电路及其实现方法，涉及数字计算技术领域，所述方法包括：对至少两个浮点数信号进行取反操作、指数运算操作、符号和运算操作、对阶操作、双路累加操作、加法操作、符号选择操作、规格化操作和溢出处理操作，输出所述输入信号组合的累加结果。本发明适用于浮点数运算。

主权项

一种浮点数累加电路，其特征在于，所述电路包括：信号输入端、取反电路、指数运算电路、符号和运算电路、对阶电路、双路累加电路、加法电路、符号选择电路、规格化电路、溢出处理电路和信号输出端，其中，所述信号输入端用于获得第一浮点数信号和第二浮点数信号；所述取反电路用于对所述第一浮点数信号和所述第二浮点数信号进行取反操作；所述指数运算电路用于根据所述第一浮点数信号得到第一幂指数，根据所述第二浮点数信号得到第二幂指数，由所述第一幂指数和所述第二幂指数的较大值得到较大幂指数，由所述较大幂指数和所述第一幂指数的差得到第一幂指数差，由所述较大幂指数和所述第二幂指数的差得到第二幂指数差；所述符号和运算电路用于对所述第一浮点数信号的符号和所述第二浮点数信号的符号求和，得到符号和信号；所述对阶电路用于根据所述第一幂指数差对所述取反电路操作后的所述第一浮点数信号移位，根据所述第二幂指数差对所述取反电路操作后的所述第二浮点数信号移位；所述双路累加电路用于通过至少一级进位保留加法CSA电路将经过所述移位电路操作后的所述第一浮点数信号和所述第二浮点数信号以及符号和信号压缩为第三浮点数信号和第四浮点数信号；所述加法电路用于对所述双路累加电路操作后得到的所述第三浮点数信号和所述第四浮点数信号进行加法运算得到第一和信号和第二和信号，并对加法运算的结果求前导，得到第一前导信号和第二前导信号；所述符号选择电路用于选取所述第一和信号和所述第二和信号中的正值信号作为第一正值信号，并且选取所述第一前导信号和所述第二前导信号中的正 值信号作为第二正值信号；所述规格化电路用于根据所述符号选择电路选择的所述第二正值信号和所述指数运算电路得到的所述较大幂指数对所述符号选择电路选择的所述第一正值信号进行规格化；所述溢出处理电路用于对规格化后的累加结果进行溢出处理；所述信号输出端用于输出经过所述溢出处理电路处理后的累加结果。