发明名称 |
灰阶掩膜版、阵列基板及其制备方法、显示装置 |
摘要 |
本发明涉及显示技术领域,特别是涉及一种灰阶掩膜版、阵列基板及其制备方法、显示装置。该灰阶掩膜版包括:掩膜版主体,掩膜版主体上具有驱动电路图案区域和像素显示图案区域,驱动电路图案区域中包括第一源电极掩膜图案和第一漏电极掩膜图案,该两者之间具有第一沟道区,其内设有第一灰阶线条图案;像素显示图案区域中包括第二源电极掩膜图案和第二漏电极掩膜图案,该两者之间具有第二沟道区,其内设有第二灰阶线条图案;第一灰阶线条图案的宽度大于第二灰阶线条图案的宽度。本发明提供的灰阶掩膜版,可有效避免驱动电路区域中TFT产生过刻蚀的缺陷,最大程度确保驱动电路正常工作,提高最终产品的良品率。 |
申请公布号 |
CN102799059A |
申请公布日期 |
2012.11.28 |
申请号 |
CN201210291577.3 |
申请日期 |
2012.08.15 |
申请人 |
京东方科技集团股份有限公司 |
发明人 |
惠官宝;张锋 |
分类号 |
G03F1/00(2012.01)I;G03F1/60(2012.01)I;H01L27/02(2006.01)I |
主分类号 |
G03F1/00(2012.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
韩国胜 |
主权项 |
一种灰阶掩膜版,其特征在于,包括:掩膜版主体,所述掩膜版主体上具有驱动电路图案区域和像素显示图案区域,所述驱动电路图案区域中包括第一源电极掩膜图案和第一漏电极掩膜图案,所述第一源电极掩膜图案和第一漏电极掩膜图案之间具有第一沟道区,所述第一沟道区内设有第一灰阶线条图案;所述像素显示图案区域中包括第二源电极掩膜图案和第二漏电极掩膜图案,所述第二源电极掩膜图案和第二漏电极掩膜图案之间具有第二沟道区,所述第二沟道区内设有第二灰阶线条图案;所述第一灰阶线条图案的宽度大于第二灰阶线条图案的宽度。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |