发明名称 |
用于预取不连续指令地址的方法和设备 |
摘要 |
一种处理器对不连续指令地址执行预取操作。如果第一指令地址在指令高速缓冲存储器中未命中并存取较高阶存储器作为取出操作的一部分,且与所述第一指令地址或跟在所述第一指令地址之后的地址相关联的分支指令被检测到并预测为被取用,那么在所述较高阶存储器存取期间使用所预测的分支目标地址来执行预取操作。如果所述所预测的分支目标地址在所述预取操作期间在所述指令高速缓冲存储器中命中,那么不检索相关联指令,以节省功率。如果所述所预测的分支目标地址在所述预取操作期间在所述指令高速缓冲存储器中未命中,那么可使用所述所预测的分支指令地址启动较高阶存储器存取。在任一情况下,将所述第一指令地址重新载入到取出级管线中以等待指令从其较高阶存储器存取返回。 |
申请公布号 |
CN101495962B |
申请公布日期 |
2012.11.28 |
申请号 |
CN200780028358.3 |
申请日期 |
2007.07.27 |
申请人 |
高通股份有限公司 |
发明人 |
布莱恩·迈克尔·斯坦普尔;托马斯·安德鲁·萨托里乌斯;罗德尼·韦恩·史密斯 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
刘国伟 |
主权项 |
一种取出指令的方法,其包括:以导致指令高速缓冲存储器未命中的第一指令地址存取指令高速缓冲存储器;获得第二指令地址,所述第二指令地址包含预测为被取用的分支指令的分支目标地址;启始较高级存储器事务处理以检索与所述第一指令地址相关联的第一指令;以及在所述较高级存储器事务处理期间,确认与所述第二指令地址相关联的第二指令是否存储在所述指令高速缓冲存储器中,不从所述指令高速缓冲存储器检索任何指令。 |
地址 |
美国加利福尼亚州 |