利用乒乓操作实现RRU数据接口的方法和装置

摘要

本发明涉及一种利用乒乓操作实现RRU数据接口的方法和装置，装置结构为基带处理模块分别与激光器、基带与中频数据接口模块相连，中频处理模块分别与射频处理模块、基带与中频数据接口模块相连，射频处理模块与接收发射天线相连，CPU与基带与中频数据接口模块相连。本发明方法采用乒乓操作对接口数据流进行处理，相对于传统实现方法，乒乓操作对数据流的流水线式操作可实现数据的无缝缓存与处理，此外还可节约数据缓存所需空间资源，因此提高了处理的实时性及大大节省了FPGA内部资源，有助于RRU降低成本和小型化，有利于提高系统的稳定性及可靠性。

主权项

利用乒乓操作实现RRU数据接口的方法，在上下行两条独立的数据链路分别采用不同的乒乓操作流程，其特征在于：上行链路方向，基带与中频数据接口模块采用乒乓操作的具体步骤如下：（1）CPU负责通过配置FPGA的寄存器向其提供载波选择、时延配置信息； （2）FPGA的中频处理模块将由射频处理模块从接收天线接收的两通道的数据完成中频处理后并行输出给基带与中频数据接口模块；（3）FPGA的基带与中频数据接口模块将一个数据缓存周期设为一个码片周期，并等时分成两个数据处理周期；选用双端口RAM作为数据缓存单元，并在数据缓存单元内平分为两个数据缓存区，双端口RAM的空间开到单通道支持最大载波数的两倍以上；乒乓操作处理流程：将在第一个数据缓存周期并行输入的一个码片内两通道数据流分配到两个数据缓存单元的第1数据缓存区，输出的数据选择单元在第二个数据缓存周期的第一个数据处理周期读出数据缓存单元1的第1数据缓存区中通道一的数据，输出的数据选择单元在第二数据处理周期读出数据缓存单元2的第1数据缓存区中通道二的数据，同时将下一码片的数据缓存进两个数据缓存单元的第2数据缓存区，待第1数据缓存区的数据读完时，下一码片的数据刚好写完，可在第三个数据缓存周期连续将下一码片的数据读出，同时将下一码片的数据缓存进两个数据缓存单元的第1数据缓存区，如此无须停顿的处理，最终实现数据的并串转换，同时完成中频/基带时钟域的转换；将串行摆放的逻辑载波数据根据逻辑载波与物理载波的关系及CPU的配置信息解映射成对应的物理载波，缓存进一个双端口RAM，根据CPU的配置信息完成时延调整后传输给基带处理模块；（4）FPGA的基带处理模块将基带物理载波与上行C&M数据按照光接口标准协议组帧，经激光器电光转换后上传给BBU；下行链路方向，基带与中频数据接口模块采用乒乓操作的具体步骤如下：（1）CPU负责通过配置FPGA的寄存器向其提供载波选择及时延配置信息； （2）FPGA的基带处理模块根据光接口标准协议在下行数据流中解析出基带物理载波数据；（3）FPGA的下行基带与中频数据接口模块通过CPU的配置信息提取出属于该RRU的物理载波，根据逻辑载波与物理载波的关系将物理载波映射到下行链路的逻辑载波上；将串行摆放的逻辑载波缓存进一个双端口RAM中，根据CPU提供的时延配置信息完成时延调整；乒乓操作处理流程：FPGA的下行基带与中频数据接口模块将一个数据缓存周期设为一个码片周期，并等时分成两个数据处理周期，首先在第一个数据缓存周期的第一个数据处理周期输入数据流处理单元将一个码片内通道一的数据分配到数据缓存单元1的第1数据缓存区，在第二个数据处理周期输入数据流处理单元将一个码片内通道二的数据分配到数据缓存单元2的第1数据缓存区，在第二个数据缓存周期将两个缓存模块的第1数据缓存区的数据通过输出的数据选择单元并行读出，同时将下一码片内两通道的数据分配到两个缓存模块的第2数据缓存区，待第1缓存区的数据读完时，下一码片的数据也刚好写完，输出的数据选择单元在第三个数据缓存周期连续将第2数据缓存区的数据并行读出，同时又将再下一码片的数据缓存到两个缓存模块的第1数据缓存区，如此重复乒乓操作实现通道数据流的串并转换，同时完成基带/中频时钟域的转换，将并行输出的两通道数据送给中频处理模块；（4）FPGA的中频处理模块对并行输入的通道数据进行中频处理，由射频处理模块实现从中频到射频的转换，最后经发射天线发送出去；同时执行上下行链路方向的步骤(2)至步骤（4）可实现基带与中频数据接口模块的上下行独立链路的并行处理。