| 主权项 |
一种显示装置之阵列基板，系包含有：一基板，系包含一显示区域及一非显示区域，该非显示区域具有一连接区域及一接垫区域；阵列元件，系位于该基板之显示区域中；第一至第n接垫，系位于该接垫区域中，其中n为自然数；第一至第n连接线，系位于该连接区域中，并分别连接于该第一至第n接垫与该阵列元件之间，其中第一至第(n/2-1)连接线具有彼此平行之倾斜部，第p连接线之倾斜部宽度系大于第q连接线之倾斜部宽度，第p连接线之倾斜部长度大于第q连接线之倾斜部长度，k、p及q为自然数，且(n/2-1)≧k≧q>p≧1，其中第一至第k连接线之倾斜部之连接间距系从该第一连接线朝向该第k连接线减小。如申请专利范围第1项所述之阵列基板，其中第一至第k连接线之倾斜部之连接间距以相邻连接间距之间之公差值构成一算术级数。如申请专利范围第1项所述之阵列基板，其中该第一至第(n/2-1)连接线与第n至第(n/2+1)连接线系关于第(n/2)连接线对称。如申请专利范围第1项所述之阵列基板，其中第一至第k连接线之倾斜部具有基本一致之电阻值。如申请专利范围第1项所述之阵列基板，其中第(k+1)至第(n/2-1)连接线之倾斜部系具有基本相同之宽度。如申请专利范围第5项所述之阵列基板，其中该第(k+1)至第(n/2-1)连接线之倾斜部系从第(k+1)连接线朝向第(n/2-1)连接线具有减小之长度。如申请专利范围第6项所述之阵列基板，其中该第(k+1)至第(n/2-1)连接线之倾斜部具有减小之电阻值。如申请专利范围第5项所述之阵列基板，其中相邻倾斜部之间的连接空间系基本互相相等。如申请专利范围第5项所述之阵列基板，其中该第(k+1)至第(n/2-1)连接线之倾斜部之连接间距系窄于第一至第(n/2)连接线之倾斜部之平均连接间距。如申请专利范围第5项所述之阵列基板，其中第二至第(n/2-1)连接线系包含分别连接至该倾斜部第一端以及第二至第(n/2-1)接垫之第一垂直部，并且该第二至第(n/2-1)连接线之第一垂直部系从该第二连接线朝向该第(n/2-1)连接线具有相同之宽度以及增加之长度。如申请专利范围第10项所述之阵列基板，其中相邻第一垂直部之间之连接空间系基本互相相等。如申请专利范围第10项所述之阵列基板，其中该第一至第(k-1)连接线系包含连接在该倾斜部第二端与该阵列元件之间的第二垂直部，并且该第一至第(k-1)连接线之第二垂直部系从该第一连接线朝向该第(k-1)连接线具有相同之宽度以及减小之长度。如申请专利范围第12项所述之阵列基板，其中相邻第二垂直部之间之连接空间系基本互相相等。如申请专利范围第10项所述之阵列基板，其中连接至该第一至第(n/2)连接线之该倾斜部第一端之第一线与连接至该倾斜部第二端之第二线为曲线。如申请专利范围第14项所述之阵列基板，其中该第一线之斜度系大于该第二线。 |
